电子组件制造技术

本申请提出一种电子组件，通过将应用成熟制程制作的多个晶圆级芯片彼此电性连接，组成比晶圆级芯片尺寸更大的面板级(Panel)芯片，可以实现高效能的设计目标，同时具备更高的良率、更低的成本和更佳的竞争力，以此解决了高阶制程制作晶圆级芯片所存在的良率低、成本高、竞争力不佳等问题。竞争力不佳等问题。竞争力不佳等问题。

【技术实现步骤摘要】
电子组件


[0001]本申请涉及半导体
，具体涉及一种电子组件。

技术介绍

[0002]目前主流消费性市场对于终端产品的应用以轻薄短小为主流，因此芯片的设计也是以轻薄化为目标，其尺寸通常以毫米级为目标。
[0003]但是，对于某些高效能应用，例如云端运算中心或超级计算机或电动车电源管理芯片等，是以功能性达到要求为首要目标，会使用系统性的封装，让多个芯片(Chip)整合成为一系统，藉此提高运算功能，这些高效能的芯片封装后体积会变得更大、更厚。
[0004]若要开发出功能更强的芯片，就必须提供更多的晶体管数量，以更高阶制程提高单位面积的晶体管密度，但是，考虑高阶制程在良率上不如成熟制程，价格未必具有竞争力。
[0005]为实现高效能的设计目标，目前出现一种晶圆级芯片，它由一整片晶圆制成。然而，高阶制程制作晶圆级(Wafer level)芯片，存在良率低、成本高、竞争力不佳的问题。

技术实现思路

[0006]本申请提出了一种电子组件。
[0007]第一方面，本申请提供一种电子组件，包括：彼此电性连接的多个晶圆级芯片。
[0008]在一些可选的实施方式中，所述多个晶圆级芯片位于同一平面。
[0009]在一些可选的实施方式中，所述多个晶圆级芯片呈阵列排布。
[0010]在一些可选的实施方式中，所述电子组件还包括：重布线层，设置于所述多个晶圆级芯片的主动面的上方；所述多个晶圆级芯片通过所述重布线层彼此电性连接。
[0011]在一些可选的实施方式中，所述电子组件还包括：模封材，至少包覆所述多个晶圆级芯片的侧面。
[0012]在一些可选的实施方式中，所述模封材进一步包覆所述多个晶圆级芯片的主动面。
[0013]在一些可选的实施方式中，所述电子组件还包括：导电件，电性连接于所述多个晶圆级芯片与所述重布线层之间。
[0014]在一些可选的实施方式中，所述电子组件还包括：模封材，包覆所述多个晶圆级芯片的侧面和主动面；
[0015]所述导电件穿过所述模封材，两端分别电连接所述晶圆级芯片与所述重布线层，侧面被所述模封材包覆。
[0016]在一些可选的实施方式中，所述电子组件还包括：散热模组，设置于所述多个晶圆级芯片的背面。
[0017]在一些可选的实施方式中，所述电子组件还包括：载板，具有多个凹槽；所述多个晶圆级芯片分别设置于所述多个凹槽内。
[0018]在一些可选的实施方式中，所述多个晶圆级芯片的直径包括6英寸、8英寸、12英寸和16英寸中的至少一种。
[0019]在一些可选的实施方式中，所述多个晶圆级芯片均为实现运算功能的芯片。
[0020]在一些可选的实施方式中，所述多个晶圆级芯片包括至少一个专用集成芯片和至少一个高带宽内存芯片。
[0021]为了解决应用高阶制程制作晶圆级(Wafer level)芯片，存在良率低、成本高、竞争力不佳的问题，本申请提出一种电子组件，通过将应用成熟制程制作的多个晶圆级芯片彼此电性连接，组成比晶圆级芯片尺寸更大的面板级(Panel)芯片，同样可以实现高效能的设计目标，同时具备更高的良率、更低的成本和更佳的竞争力，以此解决了高阶制程制作晶圆级芯片所存在的良率低、成本高、竞争力不佳等问题。
附图说明
[0022]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
[0023]图1是根据本申请的电子组件的一个实施例1a的纵向截面结构示意图；
[0024]图2A是根据本申请的电子组件的一个实施例2a中晶圆级芯片俯视方向的排布示意图；
[0025]图2B是根据本申请的电子组件的一个实施例2b中晶圆级芯片俯视方向的排布示意图；
[0026]图2C是根据本申请的电子组件的一个实施例2c中晶圆级芯片俯视方向的排布示意图；
[0027]图2D是根据本申请的电子组件的一个实施例2d中晶圆级芯片俯视方向的排布示意图；
[0028]图3是根据本申请的电子组件的一个实施例3a的纵向截面结构示意图；
[0029]图4是根据本申请的电子组件的一个实施例4a的纵向截面结构示意图；
[0030]图5是根据本申请的电子组件的一个实施例5a的纵向截面结构示意图；
[0031]图6A是根据本申请的电子组件的一个实施例6a的纵向截面结构示意图；
[0032]图6B是根据本申请的电子组件的一个实施例6a的载板的俯视结构示意图；
[0033]图7是根据本申请的电子组件的一个实施例7a的纵向截面结构示意图；
[0034]图8A
‑
8E分别是本申请的电子组件的一个实施例的制造步骤的示意图；
[0035]图9A
‑
9C分别是本申请的电子组件的另一个实施例的制造步骤的示意图。
[0036]附图标记/符号说明：
[0037]1‑
晶圆级芯片；101
‑
主动面；102
‑
背面；2
‑
模封材；3
‑
重布线层；4
‑
散热模组；5
‑
导电端子；6
‑
配电及连接层；7
‑
导电件；8
‑
载板；801
‑
凹槽；9
‑
线路结构。
具体实施方式
[0038]下面结合附图和实施例对说明本申请的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本申请所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关专利技术，而非对该专利技术的限定。另外，为了
便于描述，附图中仅示出了与有关专利技术相关的部分。
[0039]应容易理解，本申请中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”。
[0040]此外，为了便于描述，本文中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90
°
或以其他定向)，并且在本文中使用的空间相对描述语可以被同样地相应地解释。
[0041]本文中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构的范围的程度。此外，层可以是均质或不均质连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子组件，其特征在于，包括：彼此电性连接的多个晶圆级芯片。2.根据权利要求1所述的电子组件，其特征在于，所述多个晶圆级芯片位于同一平面。3.根据权利要求2所述的电子组件，其特征在于，所述多个晶圆级芯片呈阵列排布。4.根据权利要求2所述的电子组件，其特征在于，还包括：重布线层，设置于所述多个晶圆级芯片的主动面的上方；所述多个晶圆级芯片通过所述重布线层彼此电性连接。5.根据权利要求4所述的电子组件，其特征在于，还包括：模封材，至少包覆所述多个晶圆级芯片的侧面。6.根据权利要求4所述的电子组件，其特...

【专利技术属性】
技术研发人员：郭明苍，蒋源峰，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：新型
国别省市：