一种适用于高超声速飞行环境下的数据自毁方法技术

本发明专利技术涉及一种适用于高超声速飞行环境下的数据自毁方法，步骤包括：存储器在飞行过程中实时存储飞行数据，将数据依次存储在Flash芯片的多个存储单元中；当存储器收到外部传输的两路冗余自毁信号时，当存储器判别至少一路自毁信号有效，存储器开始执行数据自毁；单个Flash芯片包括两个独立的CE信号，为CE1信号和CE2信号，CE1信号和CE2信号各对应两个逻辑单元LUN1和LUN2，每个逻辑单元包括多个存储单元；物理擦除时，同时对CE1信号和CE2信号各自的逻辑单元LUN1进行并行擦除。本发明专利技术采用两路冗余接收的方式，提高了自毁指令接收的可靠性。可靠性。可靠性。

【技术实现步骤摘要】
一种适用于高超声速飞行环境下的数据自毁方法


[0001]本专利技术涉及一种适用于高超声速飞行环境下的数据自毁方法，属于高超声速飞行


技术介绍

[0002]考虑高超声速飞行试验自身存在的技术风险，防止存储器落入境外造成数据泄密，需具备存储器数据自毁功能。存储数据自毁采用数据擦除方式，存储器接收外部数据自毁信号，对信号进行识别，作为存储数据数据自毁的启动信号。
[0003]测控系统在飞行器进入我国内陆前执行弹上安全自毁的同时进行存储器数据自毁，多路冗余自毁指令并联进入存储器，存储器识别到任何一路自毁指令有效后启动自毁程序。存储器设置内置电源作为供电备保，在设备外部供电失效时能够维持自毁部分电路完成数据自毁，存储器自毁后数据不可恢复。
[0004]现有技术的存储数据被擦除后可以恢复，不满足实际需求；存储数据擦除过程中采用顺序擦除方式，擦除速度慢，也不满足实际需求。

技术实现思路

[0005]本专利技术解决的技术问题是：克服现有技术的不足，提出一种适用于高超声速飞行环境下的数据自毁方法，存储器设置内置电源作为供电备保，在设备外部供电失效时能够维持自毁部分电路完成数据自毁，存储器自毁后数据不可恢复。
[0006]本专利技术解决技术的方案是：
[0007]一种适用于高超声速飞行环境下的数据自毁方法，步骤如下：
[0008]第一步：存储器在飞行过程中实时存储飞行数据，将数据依次存储在Flash芯片的多个存储单元中；当存储器收到外部传输的两路冗余自毁信号时，当存储器判别至少一路自毁信号有效，存储器开始执行数据自毁；
[0009]第二步：单个Flash芯片包括两个独立的CE信号，为CE1信号和CE2信号，CE1信号和CE2信号各对应两个逻辑单元LUN1和LUN2，每个逻辑单元包括多个存储单元；物理擦除时，同时对CE1信号和CE2信号各自的逻辑单元LUN1进行并行擦除，通过给Flash芯片写入指令及块地址，被选中的块内部对应存储单元的浮置栅极中电子被中和，逻辑状态变为1，实现对当前块存储数据的物理擦除；
[0010]第三步：对CE1信号和CE2信号各自的逻辑单元LUN2进行并行擦除，通过给Flash芯片写入指令及块地址，被选中的块内部对应存储单元的浮置栅极中电子被中和，逻辑状态变为1，实现对当前块存储数据的物理擦除；
[0011]第四步：循环第二步和第三步，进行交替擦除，缩短有效数据的擦除时间。
[0012]进一步的，存储单元为三端器件，包含源极、漏极和栅极。
[0013]进一步的，自毁信号包括带电触点和不带电触点两种形式。
[0014]进一步的，1块大小为1MByte。
[0015]进一步的，在存储器内部设置内置电源，作为供电备份保护，在设备外部供电失效时，为存储器供电，确保其在要求的时间内完成数据擦除，增加数据自毁的可靠性。
[0016]进一步的，栅极包括浮置栅极和控制栅极，浮置栅极与衬底和控制栅极之间都有绝缘层。
[0017]进一步的，Flash芯片通过对浮置栅极进行充放电，实现数据的擦除和写入。
[0018]进一步的，当浮置栅极中注入电子后，存储单元的逻辑状态为0。
[0019]进一步的，当浮置栅极中电子被中和后，存储单元的逻辑状态为1。
[0020]进一步的，物理擦除操作以块为单位进行。
[0021]本专利技术与现有技术相比的有益效果是：
[0022](1)本专利技术采用两路冗余接收的方式，提高了自毁指令接收的可靠性；
[0023](2)本专利技术实现了存储器数据的物理擦除，该擦除方式无法对数据进行复原；
[0024](3)本专利技术实现了存储器数据的快速擦除，通过交替擦除方式极大的缩短了擦除时间；
[0025](4)本专利技术提出了自带电池提供自毁擦除供电，提高了在异常自毁不确定情况下数据擦除的可靠性。
附图说明
[0026]图1为本专利技术自毁指令信号接口电路；
[0027]图2为本专利技术自毁指令信号接口电路；
[0028]图3为本专利技术Flash内部LUN分布示意图；
[0029]图4为本专利技术LUN内部组织结构；
[0030]图5为本专利技术交替LUN擦除操作示意图；
[0031]图6为本专利技术Flash芯片存储单元原理图。
具体实施方式
[0032]下面结合实施例对本专利技术作进一步阐述。
[0033]存储器接收外部启动记录指令后，开始数据记录。在飞行过程中，存储器记录飞行关键参数信息，当飞行器故障自毁且存在数据泄密风险时，需对存储器内数据进行快速擦除。本专利技术提出了一种对故障飞行下存储器内数据擦除的方法，可实现在故障环境下存储器内数据的快速可靠物理擦除。
[0034]步骤如下：
[0035]第一步：存储器在飞行过程中实时存储飞行数据，将数据依次存储在Flash芯片的多个存储单元中；当存储器收到外部传输的两路冗余自毁信号时，一般自毁信号的接口形式见图1和图2所示，自毁信号包括带电触点和不带电触点两种形式，当存储器判别至少一路自毁信号有效，存储器开始执行数据自毁；
[0036]第二步：如图3所示，单个Flash芯片包括两个独立的CE信号，为CE1信号和CE2信号，CE1信号和CE2信号各对应两个逻辑单元LUN1和LUN2，每个逻辑单元包括多个存储单元，结构如图4所示；包括4096块数据，容量为4096M Byte。物理擦除操作是以块为单位进行的，1块大小为1MByte；擦除时，同时对CE1信号和CE2信号各自的逻辑单元LUN1进行并行擦除，
通过给Flash芯片写入指令及块地址，被选中的块内部对应存储单元的浮置栅极中电子被中和，逻辑状态变为1，实现对当前块存储数据的物理擦除；
[0037]第三步：对CE1信号和CE2信号各自的逻辑单元LUN2进行并行擦除，通过给Flash芯片写入指令及块地址，被选中的块内部对应存储单元的浮置栅极中电子被中和，逻辑状态变为1，实现对当前块存储数据的物理擦除；
[0038]第四步：循环第二步和第三步，进行交替擦除，缩短有效数据的擦除时间。
[0039]擦除过程见图5所示。单块典型擦除时间为1.5ms，如果该Flash按照顺序操作，所需的擦除时间为4
×
4096
×
1.5ms＝24.576s，但按照图5方式进行擦除，即两个CE的LUN按流水线进行擦除操作，这样擦除理论时间为4096
×
1.5ms＝6.144s。另外，在设计上确保数据写入顺序与块擦除顺序一致，可进一步缩短有效数据的擦除时间。
[0040]为确保飞行器自毁后存储器供电丢失，本专利技术在存储器内部设置内置电源，作为供电备保，在设备外部供电失效时，为存储器供电，确保其在要求的时间内完成数据擦除，增加数据自毁的可靠性。
[0041]存储器的存储介质使用NAND Flash存储芯片，其内部存储单元的结构如图6所示。基本存储单本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于高超声速飞行环境下的数据自毁方法，其特征在于，步骤如下：第一步：存储器在飞行过程中实时存储飞行数据，将数据依次存储在Flash芯片的多个存储单元中；当存储器收到外部传输的两路冗余自毁信号时，当存储器判别至少一路自毁信号有效，存储器开始执行数据自毁；第二步：单个Flash芯片包括两个独立的CE信号，为CE1信号和CE2信号，CE1信号和CE2信号各对应两个逻辑单元LUN1和LUN2，每个逻辑单元包括多个存储单元；物理擦除时，同时对CE1信号和CE2信号各自的逻辑单元LUN1进行并行擦除，通过给Flash芯片写入指令及块地址，被选中的块内部对应存储单元的浮置栅极中电子被中和，逻辑状态变为1，实现对当前块存储数据的物理擦除；第三步：对CE1信号和CE2信号各自的逻辑单元LUN2进行并行擦除，通过给Flash芯片写入指令及块地址，被选中的块内部对应存储单元的浮置栅极中电子被中和，逻辑状态变为1，实现对当前块存储数据的物理擦除；第四步：循环第二步和第三步，进行交替擦除，缩短有效数据的擦除时间。2.根据权利要求1所述的一种适用于高超声速飞行环境下的数据自毁方法，其特征在于，存储单元为三端器件，包含源极、漏极和栅极。3.根据权利要求1所述的一种适用于高超声...

【专利技术属性】
技术研发人员：任亮，苏汉生，肖振，蒋海，李彬，艾炜，施睿，袁延荣，郭心怡，孙冬雪，邱长泉，叶威，李瑾，刘箭言，高檗，潘明健，刘涛，韩天宇，张蕊，
申请(专利权)人：北京临近空间飞行器系统工程研究所，
类型：发明
国别省市：