集成电路、存储器装置及其制造方法制造方法及图纸

本发明专利技术实施例涉及集成电路、存储器装置及其制造方法。本公开实施例涉及一种存储器单元、一种集成电路及其制造方法。所述存储器装置包含衬底、栅极层及绝缘层、隔离柱、通道层、第一导电构件、第二导电构件、存储层，及一对隔离结构。所述隔离柱沿着第一方向延伸穿过所述栅极层及所述绝缘层。所述通道层横向地覆盖所述隔离柱。所述第一导电构件及所述第二导电构件沿着所述第一方向延伸且相邻于所述隔离柱。所述存储层经放置于所述栅极层与所述通道层之间。所述对隔离结构沿着所述第一方向延伸。所述对隔离结构包含经放置于所述第一导电构件与所述栅极层之间的第一隔离结构及经放置于所述第二导电构件与所述栅极层之间的第二隔离结构。隔离结构。隔离结构。

【技术实现步骤摘要】
集成电路、存储器装置及其制造方法


[0001]本专利技术实施例涉及集成电路、存储器装置及其制造方法。

技术介绍

[0002]非易失性存储器是所属领域中熟知的即使断电也能够保持所保存数据的存储器。在各种类型的非易失性存储器中，快闪存储器归因于其在速度及随机存取读取方面的高性能而成为更风行的非易失性存储器类型中的一者。然而，快闪存储器的密度可进一步增加以满足一些应用的要求，例如，例如供应链管理及AI应用。

技术实现思路

[0003]根据本专利技术的实施例，一种存储器装置包括：衬底；多个栅极层及多个绝缘层，其沿着第一方向交替地堆叠在所述衬底上方；隔离柱，其沿着所述第一方向延伸穿过所述栅极层及所述绝缘层；通道层，其横向地覆盖所述隔离柱；第一导电构件及第二导电构件，其沿着所述第一方向延伸且相邻于所述隔离柱；存储层，其经放置于所述多个栅极层与所述通道层之间；及一对隔离结构，其沿着所述第一方向延伸，其中所述对隔离结构包括放置于所述第一导电构件与所述栅极层之间的第一隔离结构及放置于所述第二导电构件与所述栅极层之间的第二隔离结构。
[0004]根据本专利技术的实施例，一种集成电路包括：衬底；多个区段，其在所述衬底上方，所述区段中的每一者包括：栅极层及绝缘层的堆叠；多个隔离柱，其延伸穿过所述栅极层及所述绝缘层；多个通道层，其各自横向地覆盖所述隔离柱的相应隔离柱；多对第一源极/漏极电极及第二源极/漏极电极，其各自经放置于所述隔离柱的相应隔离柱的两个侧上；及存储层，其经放置于所述多个栅极层与所述通道层之间。
[0005]根据本专利技术的实施例，一种制造集成电路的方法包括：在衬底上方形成交替布置的多对第一层及第二层的堆叠；在所述堆叠中形成多个第一孔；形成覆盖所述第一孔的侧壁的隔离层；在所述第一孔中形成多个导电构件；在所述堆叠中形成多个第二孔，其中所述第二孔中的每一者暴露所述导电构件中的至少一者的侧壁的一部分；形成覆盖所述第二孔的侧壁及所述导电构件的所述侧壁的所述部分的通道层；及使用多个栅极层替换所述堆叠的所述第二层。
附图说明
[0006]当结合附图阅读时，从以下实施方式更好理解本公开的实施例的方面。应注意，根据行业中的标准实践，各种结构不按比例绘制。事实上，为清晰论述，各种结构的尺寸可任意增加或减小。
[0007]图1是说明根据本公开的一或多个实施例的各种方面的用于制造集成电路的方法的流程图。
[0008]图2A、图2B、图2C及图2D是说明根据本公开的一些实施例的集成电路的示意图。
[0009]图3A是说明根据本公开的一些实施例的集成电路的架构的示意图。
[0010]图3B是根据本公开的一些实施例的集成电路的等效电路图。
[0011]图4A、图4B、图4C1、图4C2、图4D1、图4D2、图4E1、图4E2、图4F1、图4F2、图4F3、图4G1、图4G2、图4H1、图4H2、图4H3、图4I1、图4I2、图4J1及图4J2是根据本公开的一或多个实施例的制造集成电路的各种操作中的一者的示意图。
具体实施方式
[0012]以下公开提供用于实施所提供主题的不同构件的许多不同实施例或实例。在下文描述元件及布置的特定实例以简化本公开。当然，此类仅是实例且不希望是限制性。例如，在以下描述中，第一构件形成在第二构件上方或上可包含其中第一构件及第二构件形成为直接接触的实施例，且还可包含其中额外构件可形成于第一构件与第二构件之间使得第一构件及第二构件可不直接接触的实施例。另外，本公开可在各种实例中重复参考数字及/或字母。此重复是出于简单及清晰的目的且本身并不指示所论述的各种实施例及/或构形之间的关系。
[0013]此外，为便于描述，例如“在
……
下面”、“在
……
下方”、“下”、“在
……
上面”、“在
……
上方”、“上”、“在
……
上”及类似物的空间相对术语可在本文中用于描述一个元件或构件与图中说明的另一(些)元件或构件的关系。空间相对术语希望涵盖除在图中描绘的定向以外的使用或操作中的装置的不同定向。设备可以其它方式定向(旋转90度或按其它定向)且因此可同样解释本文中使用的空间相对描述符。
[0014]如本文中使用，例如“第一”、“第二”及“第三”的术语描述各种元件、组件、区、层及/或区段，但此类元件、组件、区、层及/或区段不应被此类术语限制。此类术语仅可用于将一个元件、组件、区、层或区段彼此区分。例如“第一”、“第二”及“第三”的术语当在本文中使用时并不暗示序列或顺序，除非由背景内容明确指示。
[0015]如本文中使用，术语“大约”、“大体上”、“大体”及“约”用于描述及说明小变化。当结合事件或状况使用时，所述术语可指代其中确切地发生所述事件或状况的例子以及其中非常近似地发生所述事件或状况的例子。
[0016]可通过任何合适方法图案化环绕式栅极(GAA)晶体管结构。例如，可使用一或多个光刻工艺(包含双重图案化或多重图案化工艺)图案化结构。一般来说，双重图案化或多重图案化工艺组合光刻与自对准工艺，从而允许产生具有例如小于原本可使用单个直接光刻工艺获得的间距的图案。例如，在一个实施例中，在衬底上方形成牺牲层且使用光刻工艺图案化所述牺牲层。使用自对准工艺与图案化牺牲层并排形成间隔件。接着移除牺牲层，且接着可使用剩余间隔件以图案化GAA结构。
[0017]在本公开的一或多个实施例中，提供高密度存储器单元。存储器装置具有垂直堆叠存储层，其可增加存储器密度。存储器装置具有环绕式栅极(GAA)设计，其可提供极佳且稳定的栅极控制及紧密分布。通道层是在水平面中具有大通道宽度的环形通道层，此导致存储器装置的高读取电流。位线及源极线专用于控制存储器单元的相应源极电极及漏极电极，且因此可减轻相邻存储器单元之间的干扰。存储器装置具有小擦除单元，且因此有利于例如损耗平衡或垃圾收集的系统应用。
[0018]图1是说明根据本公开的一或多个实施例的各种方面的用于制造集成电路的方法
的流程图。方法100开始于操作110，其中在衬底上方形成交替布置的多对第一层及第二层的堆叠。方法100继续进行操作120，其中在堆叠中形成多个第一孔。方法100继续进行操作130，其中形成覆盖第一孔的侧壁的隔离层。方法100继续进行操作140，其中在第一孔中形成多个导电构件。方法继续进行操作150，其中在堆叠中形成多个第二孔。第二孔中的每一者暴露导电构件中的至少一者的侧壁的一部分。方法100继续进行操作160，其中形成覆盖第二孔的侧壁及导电构件的侧壁的部分的通道层。方法100继续进行操作170，使用多个栅极层替换堆叠的第二层。
[0019]方法100仅为实例，且不希望将本公开限制在权利要求书中明确叙述的内容之外。可在方法100之前、期间及之后提供额外操作，且可针对所述方法的额外实施例替换、消除或移动一些所描述操作。
[0020]图2A、图2B、图2C及图2D是说明根据本公开的一些实施例的集成电路本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，其包括：衬底；多个栅极层及多个绝缘层，其沿着第一方向交替地堆叠在所述衬底上方；隔离柱，其沿着所述第一方向延伸穿过所述栅极层及所述绝缘层；通道层，其横向地覆盖所述隔离柱；第一导电构件及第二导电构件，其沿着所述第一方向延伸且相邻于所述隔离柱；存储层，其经放置于所述多个栅极层与所述通道层之间；及一对隔离结构，其沿着所述第一方向延伸，其中所述对隔离结构包括经放置于所述第一导电构件与所述栅极层之间的第一隔离结构及经放置于所述第二导电构件与所述栅极层之间的第二隔离结构。2.根据权利要求1所述的存储器装置，其中所述栅极层、所述通道层、所述第一导电构件、所述第二导电构件及所述存储层共同形成沿着所述第一方向堆叠的多个存储器单元。3.根据权利要求1所述的存储器装置，进一步包括：多个字线，其在所述衬底上方且分别经电连接到所述多个栅极层；位线，其在所述衬底上方且经电连接到所述第一导电构件；及源极线，其在所述衬底上方且经电连接到所述第二导电构件。4.根据权利要求1所述的存储器装置，其中所述第一导电构件通过所述第一隔离结构来与所述栅极层隔离，且所述第二导电构件通过所述第二隔离结构来与所述栅极层隔离。5.根据权利要求1所述的存储器装置，其中所述第一隔离结构进一步包含所述第一导电构件的底部与所述衬底之间的延伸部分以将所述第一导电构件与所述衬底隔离，且所述第二隔离结构进一步包含所述第二导电构件的底部与所述衬底之间的延伸部分以将所述第二导电构件与所述衬底隔离。6.一种集成电路，其包括：衬底；多个区段，其在所述衬底上方，所述区段中的每一者包括：栅极层及绝缘层的堆叠；多个隔离柱，其延伸穿过所述栅极层及所述绝缘层；多...

【专利技术属性】
技术研发人员：张国彬，刘建宏，洪至伟，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：