一种基于SIP技术的高性能宽带数字收发装置制造方法及图纸

本发明专利技术主要针对宽带数字收发模块体积和中重量大问题，提出一种基于SIP技术的高性能宽带数字收发电路装置，采用千万门级FPGA芯片为核心，高性能双通道ADC采样芯片、四通道DDS信号产生芯片以及大容量的FLASH存储芯片封装组合成通用宽带数字收发SIP，大大减小了宽带数字收发模块的面积和体积，实现宽带数字收发通道的小型化，应用场景广泛可靠。应用场景广泛可靠。应用场景广泛可靠。

【技术实现步骤摘要】
一种基于SIP技术的高性能宽带数字收发装置


[0001]本专利技术属于数字收发
，尤其涉及一种基于SIP技术的高性能宽带数字收发装置。

技术介绍

[0002]随着相控阵雷达多功能一体化需求，对分系统、模块的体积、重量提出了更高的要求，轻薄化、小型化、系统化是未来相控阵雷达的发展趋势，而宽带数字收发模块是相控阵雷达数字收发组件中重要组成部件。传统宽带数字收发模块大多采用多通道数字收发结构，集成度较低，尺寸和重量也较大，这也直接增大了传统数字收发组件的尺寸和重量。
[0003]宽带数字收发模块主要由上行数字通道、下行数字通道以及数据处理和存储这三部分组成。要想实现宽带数字收发组件和宽带数字收发板的小型化和轻薄化设计，需要对这三部分功能模块进行小型化设计。目前主流的采用片上系统(SOC)和系统级封装(SIP)方法，将三部分功能模块集成到很小的电路单元中。片上系统(SOC)的研发周期长，投入成本高，不利于产品的迭代设计；系统级封装(SIP)将多个具有不同功能的有源电子器件和无源器件组装成为可以提供多功能的单颗标准封装器件。
[0004]现有的宽带数字收发模块大多采用分立器件的设计方案，采用此设计方案的宽带数字收发模块小型化难度大，且高速数字信号抗干扰能力差，宽带数字收发SIP成为了解决宽带数字收发模块小型化的重要手段。

技术实现思路

[0005]为克服现有技术中的不足，本专利技术提出了一种基于SIP技术的高性能宽带数字收发装置，采用千万门级FPGA芯片为核心，高性能双通道ADC采样芯片、四通道DDS信号产生芯片以及大容量的FLASH存储芯片封装组合成通用宽带数字收发SIP，大大减小了宽带数字收发模块的面积和体积，实现宽带数字收发通道的小型化，应用场景广泛可靠，以满足雷达总体的雷达小型化需求。
[0006]本专利技术的宽带数字收发装置包括FPGA芯片、双通道ADC采样芯片、四通道DDS信号产生芯片、FLASH存储芯片、转接基板、散热盖。
[0007]所述的FLASH存储芯片通过重布线工艺将Wire
‑
Bond芯片转换为Flip
‑
Chip芯片再用于转接基板贴装并与FPGA芯片连接。
[0008]所述FPGA芯片和双通道ADC芯片之间通过SERDES接口连接；所述FPGA芯片和四通道DDS芯片之间通过CMOS接口连接；所述FPGA芯片用于上行信号产生、接收数据处理以及相关通道控制；所述FLASH存储芯片用于FPGA程序的存储。
[0009]所述转接基板采用塑封基板设计，所述转接基板下表面使用标准FPGA制造工艺植球。外壳采用金属盖散热。
[0010]所述FPGA芯片和FLASH存储芯片均采用倒装焊工艺倒装在转接基板上，双通道ADC采样芯片、四通道DDS信号产生芯片采用表贴工艺贴装于转接基板上。
[0011]所述FPGA芯片为千万门级FPGA，FPGA对外接口包括高速口，JTAG和普通IO接口。
[0012]所述双通道ADC采样芯片和四通道DDS信号产生芯片速率达到1GHz以上，且有效位数达到10位以上；所述FLASH存储芯片达到百Mb以上容量。
[0013]本专利技术的有益效果在于
[0014]本专利技术大大减小了宽带数字收发通道的面积和体积，实现宽带数字收发通道的小型化，应用场景广泛可靠；同时采用塑封基板作为转接基板，大大减小了该电路装置的成本。
附图说明
[0015]图1为宽带数字收发装置的原理框图。
[0016]图2为宽带数字收发装置的封装示意图。
[0017]图3为宽带数字收发装置的基板器件布局图。
具体实施方式
[0018]下面将对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0019]如图1和3所示，本专利技术的宽带数字收发装置，包括FPGA芯片、双通道ADC采样芯片、四通道DDS信号产生芯片、FLASH存储芯片、转接基板。
[0020]所述的FLASH存储芯片通过重布线工艺将Wire
‑
Bond芯片转换为Flip
‑
Chip芯片用于转接基板贴装并与FPGA芯片连接。
[0021]所述FPGA芯片和双通道ADC芯片之间通过SERDES接口连接；所述FPGA芯片和四通道DDS芯片之间通过CMOS接口连接；所述FPGA芯片用于上行信号产生、接收数据处理以及相关通道控制；所述FLASH存储芯片用于FPGA程序的存储。
[0022]所述转接基板采用塑封基板设计，所述转接基板下表面使用标准FPGA制造工艺植球。外壳采用金属盖散热，采用1924引线Flip
‑
Chip BGA(FCBGA1927)封装形式。
[0023]所述FPGA芯片和FLASH存储芯片均采用倒装焊工艺倒装在转接基板上，双通道ADC采样芯片、四通道DDS信号产生芯片采用表贴工艺贴装于转接基板上。
[0024]所述FPGA芯片为千万门级FPGA。FPGA对外接口包括高速口，JTAG和普通IO接口，高速口的速率达到10Gbps以上。
[0025]所述双通道ADC采样芯片和四通道DDS信号产生芯片速率达到1GHz以上，且有效位数达到10位以上；所述FLASH存储芯片达到百Mb以上容量。
[0026]在不改变传统宽带数字通道功能的基础上，能够将宽带数字收发装置体积缩小到52.5mm*52.5mm*4.5mm，实现宽带数字通道的小型化目的。
[0027]本专利技术不局限于上述具体的实施方式，本专利技术可以有各种更改和变化。凡是依据本专利技术的技术实质对以上实施方式所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于SIP的宽带数字收发装置，其特征在于：包括FPGA芯片、4个双通道ADC采样芯片、2个四通道DDS信号产生芯片、2个FLASH存储芯片和转接基板；所述4个双通道ADC采样芯片、2个四通道DDS信号产生芯片、2个FLASH存储芯片均与FPGA连接。2.根据权利要求1所述的一种基于SIP的宽带数字收发装置，其特征在于：所述FLASH存储芯片采用Flip
‑
Chip芯片用于转接基板贴装并与FPGA芯片连接。3.根据权利要求1所述的一种基于SIP的宽带数字收发装置，其特征在于：所述FPGA芯片和双通道ADC芯片之间通过SERDES接口连接；所述FPGA芯片和四通道DDS芯片之间通过CMOS接口连接；所述FPGA芯片用于上行信号产生、接收数据处理以及通道控制；所述FLASH存储芯片用于FPGA程序的存储。4....

【专利技术属性】
技术研发人员：汪振民，邢小明，谢宁，蔡晓波，张陵瑜，
申请(专利权)人：中国电子科技集团公司第十四研究所，
类型：发明
国别省市：