一种PCIe交换机管理装置、方法及PCIe交换机制造方法及图纸

本申请属于PCIe通信技术领域，尤其涉及一种PCIe交换机管理装置、方法及PCIe交换机。通过本申请中提供的PCIe交换机管理装置，能够实现PCIe交换机链路和电源管理的协同控制，从而实现PCIe交换机低功耗的转换。该装置包括第一控制模块、第二控制模块和全局电源管理模块，第一控制模块，用于监控第一链路的第一链路状态；全局电源管理模块，用于根据第一链路状态生成第一控制信号；第二控制模块，用于根据第一控制信号控制更新第二链路的第二链路状态，更新后的第二链路状态与第一链路状态相同。更新后的第二链路状态与第一链路状态相同。更新后的第二链路状态与第一链路状态相同。

【技术实现步骤摘要】
一种PCIe交换机管理装置、方法及PCIe交换机


[0001]本申请属于PCIe通信
，尤其涉及一种PCIe交换机管理装置、方法及PCIe交换机。

技术介绍

[0002]高速串行计算机扩展总线标准(Peripheral Component Interconnect Express，PCIe)广泛应用于数据的采集和存储等领域。PCIe总线所连接的PCIe交换机的电源状态包括设备电源状态(device power states，简称D
‑
states)和链路电源状态(link power states，简称L
‑
states)。
[0003]PCIe协议规定了两种电源管理机制，分别为PCI电源管理(Power Management，PCI
‑
PM)机制和活动状态电源管理(Active State Power Management，ASPM)。PCIe协议规定设备电源状态包括D0状态、D1状态、D2状态、D3hot状态、D3cold等状态。PCIe协议规定了链路电源状态包括L0状态、L0s状态、L1状态，L2/3ready状态，L2状态，L3状态等状态。ASPM机制只在D0电源状态下工作，其可能的链路状态为L0，L0s和L1。PCI
‑
PM机制在任意电源状态下工作。然而，PCIe协议中并没有具体说明PCIe交换机在进入到某种状态时，设备内部的低功耗具体应该如何实现，因此，亟待提供一种PCIe交换机管理方法。

技术实现思路

[0004]有鉴于此，本申请实施例提供了一种PCIe交换机管理装置、方法及PCIe交换机，该方法能够在满足协议要求的前提下，实现设备PCIe交换机的低功耗设置。
[0005]本申请实施例的第一方面提供了一种PCIe交换机管理装置，包括：第一控制模块、第二控制模块和全局电源管理模块，第一控制模块通过第一接口与第一PCIe设备连接，第二控制模块通过第二接口与第二PCIe设备连接，第一控制模块与第一PCIe设备之间的链路为第一链路，第二控制模块与第二PCIe设备之间的链路为第二链路；第一控制模块，用于监控第一链路的第一链路状态；全局电源管理模块，用于根据第一链路状态生成第一控制信号；第二控制模块，用于根据第一控制信号控制更新第二链路的第二链路状态，更新后的第二链路状态与第一链路状态相同。
[0006]结合第一方面，在第一方面的第一种可能实现方式中，第一控制模块为上游端口控制模块，第二控制模块为下游端口控制模块时，第一链路状态是L0s，控制信号为usp_in_l0s；第二控制模块，具体用于在满足第一预设条件时，根据usp_in_l0s将第二链路状态更新为L0s；其中，第一预设条件包括：上游端口没有TLP或DLLP等待发送，且usp_in_l0s信号为高电平。
[0007]结合第一方面，在第一方面的第二种可能实现方式中，第一控制模块为下游端口控制模块，第二控制模块为上游端口控制模块时，第一链路状态是L0s，控制信号为all_dsp_in_rl0s；第二控制模块，具体用于在满足第二预设条件时，根据all_dsp_in_rl0s将第二链路状态更新为L0s；其中，第二预设条件包括：下游端口没有TLP或DLLP等待发送，且
all_dsp_in_rl0s信号为高电平。
[0008]结合第一方面，在第一方面的第三种可能实现方式中，第一控制模块为下游端口控制模块，第二控制模块为上游端口控制模块时，第一链路状态是L1或功耗低于L1的状态，控制信号为all_dsp_in_l1；第二控制模块，具体用于在满足第三预设条件时，根据控制信号all_dsp_in_l1将第二链路更新为L1；其中，第三预设条件包括：第二链路的接收方向和发送方向均处于L0s的时间达到预设时间长度之后，第一链路状态处于L1 ASMP或功耗低于L1 ASMP的状态，等待正在发送的TLP报文发送完毕，并产生阻断信号阻止发送新的TLP报文，以使第二链路上的重传缓存为空。
[0009]结合第一方面，在第一方面的第四种可能实现方式中，第一控制模块为下游端口控制模块，第二控制模块为上游端口控制模块时，第一链路状态是L1或功耗低于L1的状态，控制信号为PM_ENTER_L1 DLLP；第二控制模块，具体用于在满足第四预设条件时，根据PM_ENTER_L1 DLLP将第二链路更新为L1；其中，第二预设条件包括：第二链路的接收方向和发送方向均处于L0s的时间达到预设时间长度之后，第一链路状态处于L1 ASMP或功耗低于L1 ASMP的状态，等待正在发送的TLP报文发送完毕，并产生阻断信号阻止发送新的TLP报文，以使发送链路上的重传缓存为空。
[0010]结合第一方面，在第一方面的第五种可能实现方式中，第一控制模块，还用于获取第一PCIe设备发送的链路控制指令；全局电源管理模块，还用于根据链路控制指令生成第二控制信号；第二控制模块，还用于根据第二控制信号更新第二链路状态，更新后的第二链路状态与链路控制指令对应。
[0011]结合第一方面，在第一方面的第六种可能实现方式中，第一PCIe设备为根组件设备，第二PCIe设备为PCIe终端设备；链路控制指令用于指示将第二链路状态更新为L2或L3状态；第一PCIe设备是PCIe终端设备，第二PCIe设备是根组件设备，链路控制指令用于指示将第二链路状态更新为L1状态。
[0012]结合第一方面，在第一方面的第七种可能实现方式中，当第一控制模块为下游端口控制模块，第二控制模块为上游端口控制模块时，第二控制模块，用于在第一链路状态为L0s时，将第二接口由P0状态置位P0s状态，并控制all_dsp_in_rl0信号为高电平；当第一控制模块为上游端口控制模块，第二控制模块为下游端口控制模块时，第二控制模块，还用于在第一链路状态为L0s时，将第二接口由P0状态置位P0s状态，并控制usp_in_rl0信号为高电平；在将第一链路或第二链路更新为L1时，第二控制模块，还用于将第一接口或第二接口由P0状态置位P1状态，关闭第一接口或第二接口输出的逻辑时钟，控制拉高aux_clk_sel信号。
[0013]本申请实施例的第二方面提供了一种PCIe交换机管理方法，其特征在于，PCIe交换机包括第一接口和第二接口，第一接口和第一PCIe设备通过第一链路连接，第二接口和第二PCIe设备通过第二链路连接，该方法包括：监控第一链路的第一链路状态；根据第一链路状态生成第一控制信号；根据第一控制信号控制更新第二链路的第二链路状态，更新后的第二链路状态与第一链路状态相同。
[0014]本申请实施例的第三方面提供了一种PCIe交换机，其特征在于，包括如第一方面的PCIe交换机管理装置。
[0015]本申请实施例与现有技术相比存在的有益效果是：
[0016]本实施例中提供的一种PCIe交换机管理装置、方法以及PCIe交换机，通过本实施例中提供的PCIe交换机管理装置，能够实现PCIe交换机链路和电源管理的协同控本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PCIe交换机管理装置，其特征在于，包括：第一控制模块、第二控制模块和全局电源管理模块，所述第一控制模块通过第一接口与第一PCIe设备连接，所述第二控制模块通过第二接口与第二PCIe设备连接，所述第一控制模块与所述第一PCIe设备之间的链路为第一链路，所述第二控制模块与所述第二PCIe设备之间的链路为第二链路；所述第一控制模块，用于监控所述第一链路的第一链路状态；所述全局电源管理模块，用于根据所述第一链路状态生成第一控制信号；所述第二控制模块，用于根据所述第一控制信号控制更新所述第二链路的第二链路状态，更新后的所述第二链路状态与所述第一链路状态相同。2.根据权利要求1所述的PCIe交换机管理装置，其特征在于，所述第一控制模块为上游端口控制模块，所述第二控制模块为下游端口控制模块时，所述第一链路状态是L0s，所述控制信号为usp_in_l0s；所述第二控制模块，具体用于在满足第一预设条件时，根据所述usp_in_l0s将所述第二链路状态更新为L0s；其中，所述第一预设条件包括：所述上游端口没有TLP或DLLP等待发送，且usp_in_l0s信号为高电平。3.根据权利要求1所述的PCIe交换机管理装置，其特征在于，所述第一控制模块为下游端口控制模块，所述第二控制模块为上游端口控制模块时，所述第一链路状态是L0s，所述控制信号为all_dsp_in_rl0s；所述第二控制模块，具体用于在满足第二预设条件时，根据所述all_dsp_in_rl0s将所述第二链路状态更新为L0s；其中，所述第二预设条件包括：所述下游端口没有TLP或DLLP等待发送，且所述all_dsp_in_rl0s信号为高电平。4.根据权利要求1所述的PCIe交换机管理装置，其特征在于，所述第一控制模块为下游端口控制模块，所述第二控制模块为上游端口控制模块时，所述第一链路状态是L1或功耗低于L1的状态，所述控制信号为all_dsp_in_l1；所述第二控制模块，具体用于在满足第三预设条件时，根据所述控制信号all_dsp_in_l1将所述第二链路更新为L1；其中，所述第三预设条件包括：所述第二链路的接收方向和发送方向均处于L0s的时间达到预设时间长度之后，第一链路状态处于L1 ASMP或功耗低于L1 ASMP的状态，等待正在发送的TLP报文发送完毕，并产生阻断信号阻止发送新的TLP报文，以使所述第二链路上的重传缓存为空。5.根据权利要求1所述的PCIe交换机管理装置，其特征在于，所述第一控制模块为下游端口控制模块，所述第二控制模块为上游端口控制模块时，所述第一链路状态是L1或功耗低于L1的状态，所述控制信号为PM_ENTER_...

【专利技术属性】
技术研发人员：吕骏华，祝红彬，朱喜，高昌垒，
申请(专利权)人：深圳市国微电子有限公司，
类型：发明
国别省市：