存储器控制电路及快闪存储器的抹除操作的控制方法技术

技术编号:36177668 阅读:19 留言:0更新日期:2022-12-31 20:33
本申请公开了一种存储器控制电路及快闪存储器的抹除操作的控制方法;其中,存储器控制电路,用于一集成电路。集成电路包括一处理器、一知识产权核电路及一快闪存储器。存储器控制电路包括:存储器控制器,用以依据处理器的抹除指令而开始对快闪存储器执行抹除操作以产生抹除信号;以及计时电路,因应于抹除信号以开始计数操作。因应于知识产权核电路所产生的中断信号,存储器控制器及计时电路是分别暂停抹除操作及计数操作。因应于中断信号被清除,存储器控制器及计时电路是分别恢复抹除操作及计数操作。因应于计时电路已计数至预定值,计时电路输出完成信号至存储器控制器以表示抹除操作已完成。示抹除操作已完成。示抹除操作已完成。

【技术实现步骤摘要】
存储器控制电路及快闪存储器的抹除操作的控制方法


[0001]本专利技术有关于集成电路,特别是有关于一种存储器控制电路及快闪存储器的抹除操作的控制方法。

技术介绍

[0002]传统上,当快闪存储器接收到抹除(erase)后,因为抹除操作需要花费较长的时间,且在抹除操作的期间,快闪存储器无法再接收其他指令动作。因此,传统集成电路中的处理器需要等待快闪存储器的抹除操作完成后才能从快闪存储器的储存空间读取数据。在快闪存储器的抹除操作的期间,即使处理器接收到来自其他电路发送的中断信号,为了确保快闪存储器的数据能被正确抹除,处理器会延后中断信号的发生直到快闪存储器的抹除操作完成。然而,快闪存储器的抹除操作时间太过漫长可能会影响到处理器对中断信号的反应速度,进而降低集成电路的效能。
[0003]因此,需要一种存储器控制电路及快闪存储器的抹除操作的控制方法以解决上述问题。

技术实现思路

[0004]本专利技术提供一种存储器控制电路,用于一集成电路。所述集成电路包括一处理器、一知识产权核电路及一快闪存储器。所述存储器控制电路包括:一存储器控制器,用以依据来自所述处理器的一抹除指令而开始对所述快闪存储器中的一目标数据区块执行抹除操作,并产生一抹除信号;以及一计时电路,用以因应于所述抹除信号以开始计数操作。因应于所述知识产权核电路产生一中断信号,所述存储器控制器及所述计时电路是分别暂停所述抹除操作及所述计数操作。因应于所述知识产权核电路的所述中断信号被清除,所述存储器控制器及所述计时电路是分别恢复所述抹除操作及所述计数操作。因应于所述计时电路已计数至一预定值,所述计时电路是输出一完成信号至所述存储器控制器以表示所述抹除操作已完成。
[0005]在一些实施例中,所述知识产权核电路是因应于一中断事件而产生所述中断信号,且当所述处理器处理完毕所述中断事件,所述处理器是传送一中断清除信号至所述知识产权核电路以清除所述中断信号。
[0006]在一些实施例中,当所述抹除操作正在抹除所述目标数据区块中的特定页面且所述存储器控制器因应于所述中断信号而中断所述抹除操作时,所述存储器控制器是设定所述特定页面的页面编码为中断点,其中当所述中断信号被清除时,所述存储器控制器是从所述中断点恢复所述抹除操作。
[0007]在一些实施例中,所述计时电路包括:一反相器,用以将所述中断信号转换为一反相中断信号;一与门,用以将所述反相中断信号及所述抹除信号进行与(AND)运算以产生一使能信号;一计数器,用以依据所述使能信号而进行计数以产生一计数值;以及一比较器,用以比较所述计数值与一预定值,并依据比较结果以产生所述完成信号。
[0008]在一些实施例中,因应于所述计数值大于或等于所述预定值,所述比较器所产生的所述完成信号为高逻辑状态。因应于所述计数值小于所述预定值,所述比较器所产生的所述完成信号为低逻辑状态。因应于所述完成信号为高逻辑状态,所述计数器是重置所述计数值。
[0009]本专利技术更提供一种快闪存储器的抹除操作的控制方法,用于一集成电路,其中所述集成电路包括一处理器、一知识产权核电路、一存储器控制电路及一快闪存储器,且所述存储器控制电路包括一存储器控制器及一计时电路。所述方法包括:利用所述存储器控制器依据来自所述处理器的一抹除指令而开始对所述快闪存储器中的一目标数据区块执行抹除操作,并产生一抹除信号;利用所述计时电路因应于所述抹除信号以开始计数操作;因应于所述知识产权核电路产生一中断信号,利用所述存储器控制器及所述计时电路分别暂停所述抹除操作及所述计数操作;因应于所述知识产权核电路的所述中断信号被清除,利用所述存储器控制器及所述计时电路分别恢复所述抹除操作及所述计数操作;以及因应于所述计时电路已计数至一预定值,利用所述计时电路输出一完成信号至所述存储器控制器以表示所述抹除操作已完成。
[0010]本专利技术是提供一种存储器控制电路及快闪存储器的抹除操作的控制方法,其可让存储器控制器从中断事件被清除后而恢复抹除操作时,可不必再重新执行完整的新抹除操作,而可从原先抹除操作的中断点继续进行抹除操作,故可缩短快闪存储器的总抹除时间,进而改善集成电路的运作效能。
附图说明
[0011]图1是显示依据本专利技术一实施例中的集成电路的方块图。
[0012]图2为依据本专利技术图1的实施例中的计时电路的方块图。
[0013]图3为依据本专利技术一实施例中的抹除操作的期间及中断事件的示意图。
[0014]图4为依据本专利技术一实施例中的快闪存储器的抹除操作的控制方法。
[0015]附图标记
[0016]100:集成电路
[0017]110:处理器
[0018]111:主机指令
[0019]112:中断清除信号
[0020]120:知识产权核电路
[0021]121:中断信号
[0022]130:存储器控制电路
[0023]140:存储器控制器
[0024]141:忙碌信号
[0025]142:抹除信号
[0026]145:计时电路
[0027]146:完成信号
[0028]150:快闪存储器
[0029]1451:计数器
[0030]1452:比较器
[0031]1453:与门
[0032]1454:反相器
[0033]121

:反相中断信号
[0034]EN:使能信号
[0035]CNT:计数值
[0036]t0、t1、t2、t3:时间
[0037]T、T1、T2:时间长度
[0038]S410

S470:步骤
具体实施方式
[0039]以下说明是为完成专利技术的较佳实现方式,其目的在于描述本专利技术的基本精神,但并不用以限定本专利技术。实际的
技术实现思路
必须参考本申请的权利要求范围。
[0040]必须了解的是,使用于本说明书中的"包含"、"包括"等词,是用以表示存在特定的技术特征、数值、方法步骤、作业处理、元件以及/或组件,但并不排除可加上更多的技术特征、数值、方法步骤、作业处理、元件、组件,或以上的任意组合。
[0041]第1图是显示依据本专利技术一实施例中的集成电路的方块图。
[0042]在一实施例中,集成电路100包括一处理器110、一或多个知识产权核(intellectual property core)电路120、一存储器控制电路130及一快闪存储器150。处理器110例如可为一中央处理器(central processing unit)、一通用处理器(general

purpose processor)、或一微处理器(microprocessor),但本专利技术并不限于此。处理器110例如可发送主机指令111(可为读取指令、写入指令或抹除指令)至存储器控制电路130,借以存取快闪存储器150或是抹除快闪存储器150之一或多个数据区块的数据。
[00本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种存储器控制电路,其特征在于,用于一集成电路,其中所述集成电路包括一处理器、一知识产权核电路及一快闪存储器,所述存储器控制电路包括:一存储器控制器,用以依据来自所述处理器的一抹除指令而开始对所述快闪存储器中的一目标数据区块执行抹除操作,并产生一抹除信号;以及一计时电路,用以因应于所述抹除信号以开始计数操作;其中,因应于所述知识产权核电路产生一中断信号,所述存储器控制器及所述计时电路是分别暂停所述抹除操作及所述计数操作;其中,因应于所述知识产权核电路的所述中断信号被清除,所述存储器控制器及所述计时电路是分别恢复所述抹除操作及所述计数操作;其中,因应于所述计时电路已计数至一预定值,所述计时电路是输出一完成信号至所述存储器控制器以表示所述抹除操作已完成。2.如权利要求1所述的存储器控制电路,其特征在于,所述知识产权核电路是因应于一中断事件而产生所述中断信号,且当所述处理器处理完毕所述中断事件,所述处理器是传送一中断清除信号至所述知识产权核电路以清除所述中断信号。3.如权利要求1所述的存储器控制电路,其特征在于,当所述抹除操作正在抹除所述目标数据区块中的特定页面且所述存储器控制器因应于所述中断信号而中断所述抹除操作时,所述存储器控制器是设定所述特定页面的页面编码为中断点;其中当所述中断信号被清除时,所述存储器控制器是从所述中断点恢复所述抹除操作。4.如权利要求1所述的存储器控制电路,其特征在于,所述计时电路包括:一反相器,用以将所述中断信号转换为一反相中断信号;一与门,用以将所述反相中断信号及所述抹除信号进行与运算以产生一使能信号;一计数器,用以依据所述使能信号而进行计数以产生一计数值;以及一比较器,用以比较所述计数值与一预定值,并依据比较结果以产生所述完成信号。5.如权利要求4所述的存储器控制电路,其特征在于,因应于所述计数值大于或等于所述预定值,所述比较器所产生的所述完成信号为高逻辑状态;因应于所述计数值小于所述预定值,所述比较器所产生的所述完成信号为低逻辑状态;以及因应于所述完成信号为高逻辑状态,所述计数器是重置所述计数值。6.一种快闪存储器的抹除操作的控制方法,其...

【专利技术属性】
技术研发人员:刘则言
申请(专利权)人:新唐科技股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1