多层内连线结构及其制造方法技术

本发明专利技术公开一种具有散射测试层的多层内连线结构及其制造方法。所述多层内连线结构包括图案化反射层、块状反射层以及图案化测试层。所述图案化反射层设置于基底上，且包括彼此分隔开的第一反射图案以及第二反射图案。所述块状反射层设置于所述图案化反射层上。所述图案化测试层设置于所述块状反射层上。图案化测试层设置于所述块状反射层上。图案化测试层设置于所述块状反射层上。

【技术实现步骤摘要】
多层内连线结构及其制造方法


[0001]本发涉及一种半导体结构及其制造方法，且特别是涉及一种具有散射测试层(scatterometry test layer)的多层内连线结构(multiple level interconnect structure)及其制造方法。

技术介绍

[0002]在目前的半导体制作工艺中，通常会通过对测试区域中的待测试元件进行光学临界尺寸(optical critical dimension，OCD)测量。一般来说，在进行光学临界尺寸测量时，将光线投射到测试区域，并基于反射光来进行测量。然而，当光线进入到位于待测试元件下方的膜层时，反射光可能携带来自下层的噪声，使得测量准确度受到影响。
[0003]为了避免反射光携带来自下层的噪声，通常会在待测试元件下方设置块状反射层，以避免光线进入待测试元件下方的膜层。然而，随着元件尺寸持续微型化与薄化，上述的块状反射层的厚度持续减少而产生漏光的问题，影响了测量准确度。此外，当块状反射层的厚度过薄时，在后续的研磨制作工艺中会产生碟化(dishing)的现象而影响反射效果。...

【技术保护点】

【技术特征摘要】
1.一种多层内连线结构，具有散射测试层，所述多层内连线结构包括：图案化反射层，设置于基底上，且包括彼此分隔开的第一反射图案以及第二反射图案；块状反射层，设置于所述图案化反射层上；以及图案化测试层，设置于所述块状反射层上。2.如权利要求1所述的多层内连线结构，其中所述第一反射图案包括多个平行设置的条状图案，所述第二反射图案包括多个导通孔图案，且所述导通孔图案位于相邻的两个所述条状图案之间。3.如权利要求2所述的多层内连线结构，其中相邻的两个所述条状图案之间设置有多排的所述导通孔图案。4.如权利要求1所述的多层内连线结构，其中所述第一反射图案包括具有多个开口的块状图案，所述第二反射图案包括多个导通孔图案，且所述多个导通孔图案位于所述多个开口中。5.如权利要求1所述的多层内连线结构，其中所述第一反射图案包括多个第一导通孔图案，所述第二反射图案包括多个第二导通孔图案，且所述多个第一导通孔图案的孔径以及所述多个第二导通孔图案的孔径彼此不同。6.如权利要求1所述的多层内连线结构，其中所述图案化反射层还包括第三反射图案，所述第一反射图案包括多个第一导通孔图案，所述第二反射图案包括多个第二导通孔图案，所述第三反射图案包括多个第三导通孔图案，且所述多个第一导通孔图案的孔径、所述多个第二导通孔图案的孔径以及所述多个第三导通孔的孔径彼此不同。7.如权利要求1所述的多层内连线结构，其中所述图案化反射层在所述基底上的投影面积与所述块状反射层在所述基底上的投影面积的比值介于0.75至0.90之间。8.如权利要求1所述的多层内连线结构，其中所述图案化反射层的材料包括金属。9.如权利要求1所述的多层内连线结构，其中所述块状反射层的材料包括金属。10.如权利要求1所述的多层内连线结构，其中所述块状反射层位于所述图案化测试层的正下方，且所述图案化反射层位于所述块状反射层的正下方。11.如权利要求1所述的多层内连线结构，还包括介电层，设置于所述块状反射层与所述图案化测试层之间。12.如权利要求1所述的多层内连线结构，还包括介电层，设置于所述第一反射图案与所述第二反射图案之间。13.一种多层内连线结构的制造方法，所述多层...

【专利技术属性】
技术研发人员：吴佳芳，颜湘婕，黄旭昇，王志坚，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：