电压调节器供电电路以及供电方法技术

本揭示文件提供一种用于向电压调节器供电的电路以及供电方法。电压调节器电路具有电性耦接至输出驱动晶体管的栅极的输出，输出驱动晶体管具有电性耦接至电压源的第一端子以及电性耦接至分压器的第一端子的第二端子，分压器具有电性耦接至接地的第二端子，且分压器具有进一步降低电压的输出。电力控制电路晶体管具有电性耦接至电压源的第一端子，电力控制电路晶体管具有电性耦接至输出驱动晶体管的栅极端的第二端子，且电力控制电路晶体管具有耦接至状态电压信号的栅极端。耦接至状态电压信号的栅极端。耦接至状态电压信号的栅极端。

【技术实现步骤摘要】
电压调节器供电电路以及供电方法


[0001]本揭示文件是关于一种电路以及一种方法，特别是关于一种使用低压降调节器的电压调节器供电电路以及一种供电方法。

技术介绍

[0002]低压降调节器(low
‑
dropout regulator，LDO)为一种直流线性电压调节器，即使在电源电压非常接近输出电压时，仍可调节输出电压。低压降调节器可能比其他直流
‑
直流稳压器更具优势，因为低压降调节器具有无开关杂讯、可达到更小的设备尺寸的潜力以及简化的整体设计等特色。

技术实现思路

[0003]本揭示文件提供一种电压调节器供电电路，用于为电压调节器供电，此电路包含电压调节器电路以及电力控制电路晶体管。电压调节器电路具有电性耦接至输出驱动晶体管的栅极的输出，输出驱动晶体管具有电性耦接至电压源的第一端子以及电性耦接至分压器的第一端子的第二端子，分压器具有电性耦接至接地的第二端子，且分压器具有步降电压的输出。电力控制电路晶体管具有电性耦接至电压源的第一端子，电力控制电路晶体管具有电性耦接至输出驱动晶体管的栅极端的第二端子，且电力控制电路晶体管具有耦接至状态电压信号的栅极端。
[0004]本揭示文件提供一种供电方法，用于为电压调节器供电，包含以下步骤：在电压调节器电路中产生参考电压；根据由电压调节器电路产生的参考电压，调变输出驱动晶体管；接收状态电压信号；以及根据状态电压信号的值，接通或关断输出驱动晶体管。
[0005]本揭示文件还提供一种电压调节器供电电路，此电路包含分压器电路，分压器电路具有与电压源电性耦接的第一端子以及电性耦接至接地的第二端子。分压器电路包含第一及第二PMOS晶体管，其中第一PMOS晶体管具有电性耦接至分压器的中点以及电流镜组的第一PMOS晶体管的第一端子的栅极端，第一NMOS晶体管具有电性耦接至电压源的一第二端子，且第二PMOS晶体管具有一栅极端，此栅极端电性耦接至第一NMOS晶体管的栅极端、第一PMOS晶体管的第一端子、电压源、第二PMOS晶体管的第一端子以及具有第一端子与第二端子的双极性接面晶体管(BJT)的第一端子。BJT的第二端子经由电阻器电性耦接至第一PMOS晶体管的第二端子。第一PMOS晶体管的第二端子电性耦接至电流镜组的第二NMOS晶体管的第一端子。电流镜组的第二NMOS晶体管具有电性耦接至电压源的第二端子、电性耦接至第一NMOS的栅极端以及电力控制电路PMOS晶体管的第一端子的栅极端，且电力控制电路PMOS晶体管具有电性耦接至电压源的第二端子以及电性耦接至关闭信号输入的栅极端。
附图说明
[0006]本揭示文件的态样在阅读下文的详细描述并搭配附图时，可以得到最佳的理解。应注意，根据工业中的标准规范，各种特征未按比例绘制。实际上，各种特征的尺寸可以为
了论述清楚而任意地增大或减少：
[0007]图1为根据实施例所绘示的具有关闭控制的低压降调节器(LDO)电路的示意图；
[0008]图2a为根据实施例所绘示的用于高电压应用的低压降调节器电路的示意图，此低压降调节器电路具有用于启动与关闭电源的可控制全核心电力元件以及用于界定输出与保护电路的可配置输出驱动器元件；
[0009]图2b为根据实施例所绘示的关闭控制电路的方块图，此关闭控制电路用于控制用于高电压应用的低压降调节器电路的启动与关闭，以及界定低压降调节器电路的输出；
[0010]图3a为根据实施例所绘示的关闭控制电路的示意图，此关闭控制电路用于控制用于高电压应用的低压降调节器电路的启动与关闭，以及界定低压降调节器电路的输出；
[0011]图3b为根据实施例所绘示的由关闭控制电路的实例配置的实例输入以及对应的输出所组成的时序图；
[0012]图4为根据实施例所绘示的以金属氧化物半导体二极管替代数个电阻器元件的关闭控制电路的实例示意图；
[0013]图5为根据实施例所绘示的用于产生反向状态电压信号的替代性关闭控制电路的实例示意图，此反向状态电压信号具有由晶体管的临界电压所界定的可调谐电压准位；
[0014]图6为根据实施例所绘示的用于产生反向状态电压信号的替代性关闭控制电路的实例示意图，此反向状态电压信号具有针对高电压应用的额外电压保护；
[0015]图7a为根据实施例所绘示的用于产生低电流配置的反向状态电压的替代性关闭控制电路的实例示意图；
[0016]图7b为根据实施例所绘示的用于产生极低电流配置的反向状态电压的替代性关闭控制电路的实例示意图；
[0017]图7c为根据实施例所绘示的用于在没有电压输出调谐信号的情况下，产生极低电流配置的反向状态电压的替代性关闭控制电路的实例示意图；
[0018]图8a为根据实施例所绘示的用于产生用于快速反应与低漏电流的反向状态电压的替代性关闭控制电路的实例示意图；
[0019]图8b为根据实施例所绘示的用于展示实例电压切换行为的时序图，此实例电压切换行为回应于关闭电压信号，在用于产生用于快速反应与低漏电流的反向状态电压的关闭控制电路中，在活动模式与关闭模式之间切换，使得反向状态电压在活动模式与关闭模式之间切换；
[0020]图9a为根据实施例所绘示的关闭控制电路的一部分的示意图，此关闭控制电路用于配置并产生界定低压降调节器电路的输出的输出驱动器的晶体管部件的栅极电压；
[0021]图9b为根据实施例所绘示的低压降调节器电路的输出驱动器的关闭保护电路在正常操作期间的示意图；
[0022]图9c为根据实施例所绘示的低压降调节器电路的输出驱动器的关闭保护电路在关闭操作期间的示意图；
[0023]图10a为根据实施例所绘示的低压降调节器电路的输出驱动器的关闭保护电路在用以减少关闭状态下漏电于正常操作期间的示意图；
[0024]图10b为根据实施例所绘示的低压降调节器电路的输出驱动器的关闭保护电路在用以减少关闭状态下漏电于关闭操作期间的示意图；
[0025]图11a为根据实施例所绘示的电性耦接至低压降调节器的反馈放大器的低压降调节器电路的输出驱动器的关闭保护电路的示意图，此低压降调节器控制输出驱动器的输出驱动晶体管；
[0026]图11b为根据实施例所绘示的关闭控制电路的示意图；
[0027]图12a为根据实施例所绘示的用于施加偏压于低压降调节器的反馈放大器的全核心启动电路的方块图；
[0028]图12b为根据实施例所绘示的用于施加偏压于低压降调节器的反馈放大器的全核心启动电路的示意图；
[0029]图13a为根据实施例所绘示的用于恒定跨导偏压电路的全核心启动电路的方块图；
[0030]图13b为根据实施例所绘示的用于恒定跨导偏压电路的全核心启动电路的示意图；
[0031]图14a为根据实施例所绘示的用于控制带隙参考电压源电路启动与关闭的电路的方块图；
[0032]图14b为根据实施例所绘示的用于控制带隙参考电压源电路启动与关闭的电路的示意图；以及
[0033本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电压调节器供电电路，其特征在于，用于为一电压调节器供电，包含：一电压调节器电路，该电压调节器电路具有电性耦接至一输出驱动晶体管的一栅极的一输出，该输出驱动晶体管具有电性耦接至一电压源的一第一端子以及电性耦接至一分压器的一第一端子的一第二端子，该分压器具有电性耦接至接地的一第二端子，且该分压器具有一步降电压的一输出；以及一电力控制电路晶体管，该电力控制电路晶体管具有电性耦接至该电压源的一第一端子，该电力控制电路晶体管具有电性耦接至该输出驱动晶体管的该栅极端的一第二端子，且该电力控制电路晶体管具有耦接至一状态电压信号的一栅极端。2.根据权利要求1所述的电压调节器供电电路，其特征在于，该输出晶体管的该第二端子平行地电性耦接至一分压器以及一电容器的一第一端子，该分压器以及该电容器具有平行地电性耦接至接地的一第二端子。3.根据权利要求1所述的电压调节器供电电路，其特征在于，进一步包含一关闭控制电路，该关闭控制电路具有一状态电压信号的一输入以及一第二状态电压信号的一输出，该第二状态电压信号电性耦接至该电力控制电路晶体管的该栅极端。4.根据权利要求3所述的电压调节器供电电路，其特征在于，进一步包含一接地晶体管，该接地晶体管具有电性耦接至该电压调节器电路的一输入的一第二端子以及电性耦接至接地的一第一端子，该接地晶体管亦具有电性耦接至一第二状态电压信号的一栅极端。5.根据权利要求3所述的电压调节器供电电路，其特征在于，该分压器包含一可变电阻晶体管，该可变电阻晶体管具有电性耦接至该输出驱动晶体管的该第二端子的一第一端子以及电性耦接至该电压调节器供电电路的一输出以及一晶体管的一第二端子，该晶体管具有电性耦接至接地的一第二端子。6.一种供电方法，其特征在于，用于为一电压调节器供电，包含以下步骤：在一电压调节器电路中产生一参考电压；根据由该电压调节器电路产生的该参考电压，调变一输出驱动晶体管；接收一状态电压信号；以及根据该状态电压信号的值，接通或关断该输出驱动晶体管。7.根据...

【专利技术属性】
技术研发人员：曹斯钧，洪照俊，卡锡那，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：