串长编码数字图像制造技术

一种方法，包括：　　　　量化第一象素和第二象素来获得量化第一象素和量化第二象素；和　　　　响应于所述量化第一象素和所述量化第二象素具有预定的关系，增大和所述第一象素相关联的串长。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及数字图像的压缩和/或解压。
技术介绍
计算设备一般包括显示控制器，用于渲染数字图像并将所渲染的数字图像显示在如计算机监视器或平板显示器的显示设备上。显示控制器可渲染数字图像并将所渲染的数字图像存储在帧缓冲器中。帧缓冲器可位于共享系统存储器或专用视频存储器中。当到了要显示所渲染的数字图像的时间时，显示控制器可从帧缓冲器检索数字图像，并可产生一个信号以在显示设备上显示检索到的数字图像。存储数字图像和从帧缓冲器检索数字图像的过程可消耗大量的存储器带宽。如果帧缓冲器位于共享系统存储器中，由于显示控制器显著地减少其它任务的可用存储器带宽，将极大地降低计算设备的性能。另外，如果帧缓冲器位于专用视频存储器中，为了提供足够的存储器带宽，视频存储器子系统可能要用昂贵的存储技术来实现。
技术实现思路
本专利技术的目的是提供用于处理数字图像的新方法和新装置，以节约存储器带宽，提高系统性能。根据本专利技术的第一方面，提供了一种方法，该方法包括量化第一象素和第二象素来获得量化第一象素和量化第二象素；以及响应于所述量化第一象素和所述量化第二象素具有预定的关系而增大和所述第一象素相关联的串长。根据本专利技术的第二方面，提供了一种方法，该方法包括从代表一个或多个象素的符号中获得串长和量化象素；以及根据所述串长和所述量化象素构造所述一个或多个象素。根据本专利技术的第三方面，提供了一种显示控制器，其包括压缩器，用于量化第一象素和第二象素来获得量化第一象素和量化第二象素，响应于所述量化第一象素和所述量化第二象素具有预定的关系来更新串长，以及用所述串长和所述量化第一象素来生成代表所述第一象素和所述第二象素的符号；所述显示控制器还包括存储器接口，用于将所述符号传送到帧缓冲器。根据本专利技术的第四方面，提供了一种包括多个指令的机器可读介质，所述多个指令响应于被执行而导致计算设备进行以下操作量化多个象素来获得多个量化象素；识别多串的相等的连续量化象素；以及对每串识别出的连续量化象素生成符号，该符号包括串长和所述识别出的串的一个量化象素。根据本专利技术的第五方面，提供了一种计算设备，其包括用于存储帧缓冲器的系统存储器，还包括集成显示控制器，用于从所述帧缓冲器获得符号，从所述符号获得串长和量化象素，并根据所述串长和所述量化象素构造一个或多个象素。本专利技术所公开的基于串长编码的数字图像压缩及解压的方法和装置与现有技术相比，可以节约存储器资源，提高系统性能。附图说明在附图中通过示例而非限制来图示所描述的本专利技术。为了图示的简单和清楚，图中所图示的元素并不一定按比例画出。例如，为了清楚，可能相对于其它元素夸张了一些元素的尺寸。另外，在认为合适的地方，标号在图中被重复使用以表示相应或相似的元素。图1图示了具有含集成显示控制器的芯片组的计算设备的实施例；图2图示了数字图像的一个示例实施例；图3图示了具有和芯片组分离的显示控制器的计算设备的实施例；图4图示了一种图1和图3的显示控制器可用来压缩数字图像单元的方法； 图5图示了一种图1和图3的显示控制器可用来解压数字图像单元的方法。具体实施例方式下面的说明描述了用于压缩和解压数字图像单元的技术。在以下说明中，给出了大量的具体细节，如逻辑实现、操作码、指定操作数的方法、资源分配/共享/复制的实现、系统元件的类型和相互关系以及逻辑划分/集成的选择，以便于更充分地理解本专利技术。但是应认识到，没有这些具体细节，本领域的技术人员也可以实施本专利技术。在另外一些例子里，没有详细示出控制结构、门级电路和完整的软件指令序列，以免使本专利技术难以理解。本领域的一般技术人员用所包括的说明将能够实现合适的功能，而不必进行不必要的实验。本说明书中对“一个实施例”、“实施例”和“一个示例实施例”等等的引用表示所描述的实施例可包括某个特定特征、结构或特性，但并非每个实施例都必须包括该特定特征、结构或特性。而且，这种短语并不一定指同一个实施例。另外，如果关于一个实施例描述了某个特定特征、结构或特性，则无论是否明确描述过，也认为实现与其它实施例相关的该特定特征、结构或特性是在本领域的技术人员知识范围之内的。计算设备100的一个示例实施例如图1所示。计算设备100可包括一个或多个经由处理器总线106耦合到芯片组104的处理器102。芯片组104可包括一个或多个集成电路封装或芯片，以将处理器102耦合到系统存储器108、固件110和/或其它设备112(例如鼠标、键盘、磁盘驱动器、扫描仪和照相机等等)。固件110可包括基本输入/输出系统例行程序(BIOS)，该例行程序可被处理器102在系统启动期间执行，以初始化计算设备100的元件并开始执行操作系统。在一个实施例中，芯片组104可包括存储器控制器114。但是，在其它实施例中，处理器102可包括存储器控制器114的全部或一部分。存储器控制器114可为集成显示控制器116和计算设备100的其它元件提供访问系统存储器108的接口。芯片组104还可支持如下列I/O(输入/输出)总线上的I/O操作，例如外围部件互连(PCI)总线、PCI-Express总线、加速图形端口(AGP)总线、通用串行总线(USB)总线、低引脚数(LPC)总线或任何其它I/O总线(未示出)。芯片组104还可包括集成显示控制器116，用来在例如计算机监视器、平板显示器或电视的显示设备118上显示数字图像。集成显示控制器116可包括计算机接口120，用来从计算设备100接收或获得命令和/或数据。计算机接口120可和存储器控制器114相互作用以从系统存储器108检索图形命令。此外，计算机接口120可提供一个或多个例如AGP端口、PCI端口或PCI-Express端口的视频端口，经由这些视频端口，计算机接口120可从处理器102接收数据和/或命令。集成显示控制器116还可包括存储器接口122，用来从视频存储器124获得象素(pel)、区域(zone)、帧和块(tile)等等。如所描述的，系统存储器108和视频存储器124可共享或被实施为同一物理存储设备。在这样一个实施例中，部分存储设备被静态或动态地分配给系统存储器108或视频存储器124。相应地，集成显示控制器116的存储器接口122可和芯片组104的存储器控制器114相互作用，以将象素、区域、帧和块等等向视频存储器124读取或写入。集成显示控制器116的渲染引擎126可执行图形命令以产生用于显示的数字图像。如图2所示，数字图像可包括一个或多个矩形的非重叠区域(图2中的Z)。另外，每个区域可包括一条或多条线的图象元素(picture element)或象素(图2中的P)，并且每个象素可定义在数字图像的某一特定点处数字图像的视觉外观(例如颜色、阴影、色调和透明度等等)。例如，象素可包括依照例如RGB格式、YUV格式、RGBA格式或其它格式的某一特定视频格式来定义外观的一个或多个通道。在RGB格式中，每个象素包括一个红色(R)通道、一个绿色(G)通道和一个蓝色(B)通道。类似地，在RGBA格式中，每个象素包括一个红色(R)通道、一个绿色(G)通道、一个蓝色(B)通道和表示透明程度的阿尔法(A)通道。例如，集成显示控制器116可通过给每个象素赋一个8位(bit)的红色通道、一个8位的绿色通道和一个8位的蓝色通道来本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：迈克尔·K·德怀尔，托马斯·A·皮亚扎，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：