用于延时链型时间数字转换器的采样控制电路及控制方法技术

本发明专利技术的目的是解决现有延时链型时间数字转换器中，被测信号到达延时链和边沿检测电路的线延时不同，带来的延时链过长和第一个延时单元过宽的问题，而提供一种用于延时链型时间数字转换器的采样控制电路及控制方法。本发明专利技术首先将延时链第一个延时单元的输出作为边沿检测电路的输入信号，再通过细粒度信号检测电路判断有效被测信号是否在前一个粗粒度时钟上升沿已进入延时链中，最终通过边沿跳变信号和细粒度时间标志信号综合判断是否产生有效时间信息，克服了边沿检测电路建立时间导致的延时链过长和不同延时链长度不同的问题，使得不同延时链的长度保持相对一致且最短。得不同延时链的长度保持相对一致且最短。得不同延时链的长度保持相对一致且最短。

【技术实现步骤摘要】
用于延时链型时间数字转换器的采样控制电路及控制方法


[0001]本专利技术涉及时间测量
，具体涉及一种用于延时链型时间数字转换器的采样控制电路及控制方法。

技术介绍

[0002]时间数字转换器实现时间间隔与数字量之间的高精度转换，广泛应用于高能物理实验、激光雷达探测、核医学检测等领域。使用延时链结构实现时间数字转换器是目前的主流。
[0003]延时链型时间数字转换器需要对粗粒度时钟和细粒度时间同时进行采样，从而获得准确时间数据。但被测信号到延时链和边沿检测电路的线延时无法准确控制。当延时链的线延时小时，由于边沿检测电路有建立时间的要求，被测信号在延时链中传输较短时间而无法满足边沿检测电路的建立时间要求时，边沿检测电路无法检测出被测信号的跳变，从而使被测信号需要在延时链中多传输一个粗粒度时钟周期，延时链的长度被迫增加；当边沿检测电路的线延时小时，边沿检测电路已检测出被测信号的跳变，但被测信号还未进入延时链中，额外的线延时被计入第一个延时单元中，从而使延时链第一个延时单元的延时变长。

技术实现思路

[0004]本专利技术的目的是解决现有延时链型时间数字转换器中，被测信号到达延时链和边沿检测电路的线延时不同，带来的延时链过长或第一个延时单元过宽的问题，而提供一种用于延时链型时间数字转换器的采样控制电路及控制方法。
[0005]为达到上述目的，本专利技术采用的技术方案为：
[0006]一种用于延时链型时间数字转换器的采样控制电路，其特殊之处在于：包括细粒度信号检测电路、边沿检测电路、有效采样判断电路，与延时链型时间数字转换器中的延时链电路和寄存器电路连接；
[0007]所述延时链电路包括依次串联的N个延时单元，所述寄存器电路包括与N个延时单元一一对应的N个寄存器；所述细粒度信号检测电路、边沿检测电路、有效采样判断电路及N个寄存器的时钟输入端均连接外部时钟CLK；第一个所述延时单元的输入端与被测信号Hit连接，每个延时单元的输出信号Hit_n与对应寄存器输入端连接，对应的寄存器用于采样其对应的延时单元的输出信号Hit_n；1≤n≤N，N>1且n和N为正整数；
[0008]其中前1/4N个延时单元中任一个输出的信号作为边沿检测信号，发送至边沿检测电路；
[0009]所述N个寄存器的输出端分别与细粒度信号检测电路的N个输入端连接；所述细粒度信号检测电路的输出端与有效采样判断电路的一个输入端连接；
[0010]寄存器在粗粒度时钟的上升沿对延时单元输出信号Hit_n进行采样，作为细粒度时间信号发送至细粒度信号检测电路；
[0011]所述细粒度信号检测电路用于接收细粒度时间信号，并产生细粒度时间标志信号Fine_valid传输至有效采样判断电路；所述粗粒度时钟为外部输入时钟CLK；所述边沿检测电路的输出端连接有效采样判断电路的另一输入端，边沿检测电路用于接收边沿检测信号，并产生边沿跳变标志信号Edge_valid传输至有效采样判断电路；
[0012]所述有效采样判断电路用于根据接收到的细粒度信号检测电路输出的细粒度时间标志信号Fine_valid和边沿检测电路输出的边沿跳变标志信号Edge_valid，在第i个粗粒度时钟周期判断采样的有效数据的准确周期，并输出采样有效控制信号Wr_en；i≥1，且i为正整数。
[0013]进一步地，所述细粒度信号检测电路检测到细粒度时间信号存在连续的1，则细粒度时间标志信号Fine_valid为高电平，否则Fine_valid为低电平。
[0014]进一步地，所述边沿检测信号为第前5个延时单元中任一个的输出信号。
[0015]进一步地，所述边沿检测电路在粗粒度时钟上升沿检测到边沿检测信号由低电平到高电平的跳变时，输出的边沿跳变标志信号Edge_valid为高电平，否则Edge_valid为低电平。
[0016]进一步地，所述边沿跳变标志信号Edge_valid为高电平且细粒度时间标志信号Fine_valid为高电平，则在第i+1个粗粒度时钟周期的有效数据为第i
‑
1个粗粒度时钟周期采样的时间数据，采样有效控制信号Wr_en为高电平；
[0017]所述边沿跳变标志信号Edge_valid为高电平且细粒度时间标志信号Fine_valid为低电平，则在第i+1个粗粒度时钟周期的有效数据为第i个粗粒度时钟周期采样的时间数据，采样有效控制信号Wr_en为高电平；
[0018]若边沿跳变标志信号Edge_valid为低电平，则在第i+1个粗粒度时钟周期无有效数据，采样有效控制信号Wr_en为低电平。
[0019]本专利技术还提供了一种用于延时链型时间数字转换器的采样控制方法，其特殊之处在于，包括以下步骤：
[0020]步骤1、搭建上述的用于延时链型时间数字转换器的采样控制电路；
[0021]步骤2、选择前1/4N个延时单元中任一个输出的信号作为边沿跳变信号，并传输至边沿检测电路；
[0022]步骤3、判断边沿跳变信号是否出现低电平到高电平的跳变，若是，赋予边沿跳变标志信号Edge_valid为高电平，若否，则赋予边沿跳变标志信号Edge_valid为低电平；并且将边沿跳变标志信号Edge_valid传输至有效采样判断电路；
[0023]步骤4、N个寄存器在粗粒度时钟信号CLK的上升沿对其对应的延时单元输出的信号进行采样，作为细粒度时间信号并传输至细粒度信号检测电路；
[0024]步骤5、细粒度信号检测电路判断细粒度时间信号是否存在连续的高电平“1”，若是，赋予细粒度时间标志信号Fine_valid为高电平；若否，则赋予细粒度时间标志信号Fine_valid为低电平；将细粒度时间标志信号Fine_valid传输至有效采样判断电路；
[0025]步骤6、有效采样判断电路根据接收到的边沿跳变标志信号Edge_valid和细粒度时间标志信号Fine_valid，在第i个粗粒度时钟周期判断采样的有效数据，并输出采样有效控制信号Wr_en，实现有效数据的缓存与传输。
[0026]进一步地，步骤6中，所述第i个粗粒度时钟周期判断采样的有效数据的原则具体
为：
[0027]若边沿跳变标志信号Edge_valid为高电平且细粒度时间标志信号Fine_valid为高电平，则在第i+1个粗粒度时钟周期的有效数据为第i
‑
1个粗粒度时钟周期采样的时间数据，采样有效控制信号Wr_en为高电平；
[0028]若边沿跳变标志信号Edge_valid为高电平且细粒度时间标志信号Fine_valid为低电平，则在第i+1个粗粒度时钟周期的有效数据为第i个粗粒度时钟周期采样的时间数据，采样有效控制信号Wr_en为高电平；
[0029]若边沿跳变标志信号Edge_valid为低电平，则在第i+1个粗粒度时钟周期无有效数据，采样有效控制信号Wr_en为低电平。
[0030]与现有技术相比，本专利技术具有的有益技术效本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于延时链型时间数字转换器的采样控制电路，其特征在于：包括细粒度信号检测电路、边沿检测电路、有效采样判断电路，与延时链型时间数字转换器中的延时链电路和寄存器电路连接；所述延时链电路包括依次串联的N个延时单元，所述寄存器电路包括与N个延时单元一一对应的N个寄存器；所述细粒度信号检测电路、边沿检测电路、有效采样判断电路及N个寄存器的时钟输入端均连接外部时钟CLK；第一个所述延时单元的输入端与被测信号Hit连接，每个延时单元的输出信号Hit_n与对应寄存器输入端连接，对应的寄存器用于采样其对应的延时单元的输出信号Hit_n；1≤n≤N，N>1且n和N为正整数；其中前1/4N个延时单元中任一个输出的信号作为边沿检测信号，发送至边沿检测电路；所述N个寄存器的输出端分别与细粒度信号检测电路的N个输入端连接；所述细粒度信号检测电路的输出端与有效采样判断电路的一个输入端连接；寄存器在粗粒度时钟的上升沿对延时单元输出信号Hit_n进行采样，作为细粒度时间信号发送至细粒度信号检测电路；所述细粒度信号检测电路用于接收细粒度时间信号，并产生细粒度时间标志信号Fine_valid传输至有效采样判断电路；所述粗粒度时钟为外部输入时钟CLK；所述边沿检测电路的输出端连接有效采样判断电路的另一输入端，边沿检测电路用于接收边沿检测信号，并产生边沿跳变标志信号Edge_valid传输至有效采样判断电路；所述有效采样判断电路用于根据接收到的细粒度信号检测电路输出的细粒度时间标志信号Fine_valid和边沿检测电路输出的边沿跳变标志信号Edge_valid，在第i个粗粒度时钟周期判断采样的有效数据的准确周期，并输出采样有效控制信号Wr_en；i≥1，且i为正整数。2.根据权利要求1所述的用于延时链型时间数字转换器的采样控制电路，其特征在于：所述细粒度信号检测电路检测到细粒度时间信号存在连续的1，则细粒度时间标志信号Fine_valid为高电平，否则Fine_valid为低电平。3.根据权利要求2所述的用于延时链型时间数字转换器的采样控制电路，其特征在于：所述边沿检测信号为第前5个延时单元中任一个的输出信号。4.根据权利要求3所述的用于延时链型时间数字转换器的采样控制电路，其特征在于：所述边沿检测电路在粗粒度时钟上升沿检测到边沿检测信号由低电平到高电平的跳变时，输出的边沿跳变标志信号Edge_valid为高电平，否则Edge_valid为低电平。5.根据权利要求4所述的用于延时链型时间数字转换器的采样控制电路，其特征在于：所述边沿跳变标志信号Edge_valid为高电平且细粒度时间标志信号Fine_valid为高电平，则在第i+1个粗粒度时钟周期的有效数据为第...

【专利技术属性】
技术研发人员：周二瑞，严明，刘璐，李刚，郭明安，杨少华，李斌康，
申请(专利权)人：西北核技术研究所，
类型：发明
国别省市：