基于氧化锌忆阻器的储备池计算系统技术方案

本发明专利技术公开了一种基于氧化锌忆阻器的储备池计算系统，包括主控模块、脉冲累计发放模块、跨阻放大模块、信号反向模块和时分复用模块，脉冲累计发放模块包括196个脉冲累计发放子模块，跨阻放大模块包括196个跨阻放大子模块，信号反向模块包括98个信号反向子模块，每个脉冲累计发放子模块分别包括第一反相器、第二反相器、第一与门、第一二极管、第一忆阻器、第一PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，每个跨阻放大子模块分别包括第一运算放大器和第一电阻，每个信号反向子模块分别包括第二运算放大器，时分复用模块包括第二忆阻器和第二电阻；优点是处理速度较快，识别精度较高，且训练消耗资源较低。且训练消耗资源较低。且训练消耗资源较低。

【技术实现步骤摘要】
基于氧化锌忆阻器的储备池计算系统


[0001]本专利技术涉及一种储备池计算系统，尤其是涉及一种基于氧化锌忆阻器的储备池计算系统。

技术介绍

[0002]储备池计算系统是一种将时间维度输入映射到高维空间进行计算的网络架构，擅长处理语音信号等时序信息。目前已经存在多种结构设计和控制方法的储备池计算系统，但主要注重于储备池本身的自衰减特性研究，这往往忽略了基于自衰减特性的储备池计算系统在处理速度上存在不足。因为这种储备池计算系统在每处理一组数据之后不能马上处理后续数据，而是必须等储备池自衰减到原始状态后才能进行下一组数据的处理，这就导致输入脉冲的脉宽和频率严格受限于储备池的自衰减周期。
[0003]忆阻器是一种具有记忆效应的双端电阻元件，在编程脉冲刺激下表现出不同电阻态并保持阻态稳定，同时忆阻器所具有的非线性动态响应特性也非常适合储备池计算系统系统的硬件化。目前已经存在的基于忆阻器的储备池计算系统中设置的全连接神经网络模型来进行数字识别，全连接神经网络模型通常都采用来自美国国家标准与技术研究所数据库的MNIST数据集来训练和测试。MNIST数据集包括70000张手写数字图片(灰度图片)，每一张手写数字的像素大小均为28
×
28，其中60000张图片用于全连接神经网络模型的训练，10000张图片用于测试识别全连接神经网络模型的精度。
[0004]但是，现有的基于忆阻器的储备池计算系统存在以下问题：一、每处理一组数据之后必须等储备池自衰减到原始状态后才能进行下一组数据的处理，使处理速度严格受限于储备池的自衰减周期，在处理速度上存在不足；二、其次对像素大小仅仅只有28
×
28的图片也不能完整识别，需要对其进行剪裁成大小为22
×
20的图片，这必然会使图片中部分原始信息丢失，最终导致识别精度下降，同时导致训练资源消耗过高。

技术实现思路

[0005]本专利技术所要解决的技术问题是提供一种处理速度较快，识别精度较高，且训练消耗资源较低的基于氧化锌忆阻器的储备池计算系统。
[0006]本专利技术解决上述技术问题所采用的技术方案为：一种基于氧化锌忆阻器的储备池计算系统，包括主控模块、脉冲累计发放模块、跨阻放大模块、信号反向模块和时分复用模块，所述的主控模块中存储有全连接神经网络模型和MNIST数据集中的60000张手写数字图片，所述的全连接神经网络模型的输入层包含196个输入端，隐藏层包含10个神经元，输出层包含10个输出端口，60000张手写数字图片均为像素大小为28
×
28的灰度图，所述的主控模块具有用于接入时钟信号的时钟输入端口、用于进行ADC采样的ADC采样端口、结果输出端口和196组控制信号输出端口，每组控制信号输出端口分别包括第一输出端、第二输出端和第三输出端；所述的脉冲累计发放模块包括196个脉冲累计发放子模块，每个脉冲累计发放子模块分别具有第一输入端、第二输入端、第三输入端和一个输出端，所述的主控模块的
第i组控制信号输出端口中的第一输出端与第i个脉冲累计发放子模块的第一输入端连接，所述的主控模块的第i组控制信号输出端口中的第二输出端与第i个脉冲累计发放子模块的第二输入端连接，所述的主控模块的第i组控制信号输出端口中的第三输出端与第i个脉冲累计发放子模块的第三输入端连接，i＝1,2，
…
，196；所述的跨阻放大模块包括196个跨阻放大子模块，每个跨阻放大子模块分别具有一个输入端和一个输出端，第j个脉冲累计发放子模块的输出端与第j个跨阻放大子模块的输入端连接，j＝1,2，
…
，196；所述的信号反向模块包括98个信号反向子模块，每个信号反向子模块分别具有一个输入端和一个输出端，第2*k
‑
1个跨阻放大子模块的输出端与第k个信号反向子模块的输入端连接，k＝1,2，
…
，98；所述的时分复用模块具有一个输入端和一个输出端，98个信号反向子模块的输出端和第2*k个跨阻放大子模块的输出端均与所述的时分复用模块的输入端连接，所述的时分复用模块的输出端与所述的主控模块的ADC采样端口连接；每个所述的脉冲累计发放子模块分别包括第一反相器、第二反相器、第一与门、第一二极管、第一忆阻器、第一PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，所述的第一与门为二输入与门，具有第一输入端、第二输入端和输出端，所述的第一二极管的正极和所述的第一与门的第一输入端连接，且其连接端为所述的脉冲累计发放子模块的第一输入端，所述的第一二极管的负极、所述的第一反相器的输入端、所述的第一忆阻器的顶电极、所述的第二NMOS管的漏极和所述的第三NMOS管的栅极连接且其连接端为所述的脉冲累计发放子模块的第二输入端，所述的第一忆阻器的底电极、所述的第一NMOS管的源极、所述的第一PMOS管的源极、所述的第二NMOS管的栅极和所述的第三NMOS管的漏极连接且其连接端为所述的脉冲累计发放子模块的第三输入端，所述的第一反相器的输出端与所述的第一与门的第二输入端连接，所述的第二反相器的输入端、所述的第一与门的输出端和所述的第一NMOS管的栅极连接，所述的第二反相器的输出端与所述的第一PMOS管的栅极连接，所述的第一PMOS管的漏极与所述的第一NMOS管的漏极连接且其连接端为所述的脉冲累计发放子模块的的输出端，所述的第二NMOS管的源极接地，所述的第三NMOS管的源极接地；每个所述的跨阻放大子模块分别包括第一运算放大器和第一电阻，所述的第一运算放大器具有正相输入端、反相输入端和输出端，所述的第一运算放大器的正相输入端和所述的第一电阻的一端连接且其连接端作为该跨阻放大子模块的输入端，所述的第一运算放大器的反相输入端接地，所述的第一运算放大器的输出端与所述的第一电阻的另一端连接且其连接端为所述的跨阻放大子模块的输出端；每个所述的信号反向子模块分别包括第二运算放大器，所述的第二运算放大器具有正相输入端、反相输入端和输出端，所述的第二运算放大器的反相输入端作为该信号反向子模块的输入端，所述的第二运算放大器的正相输入端与其输出端连接且其连接端作为该信号反向子模块的输出端；所述的时分复用模块包括第二忆阻器和第二电阻，所述的第二忆阻器的顶电极为所述的时分复用模块的输入端，所述的第二电阻的一端与所述的第二忆阻器的底电极连接且其连接端为所述的时分复用模块的输出端，所述的第二电阻的另一端接地；
[0007]所述的全连接神经网络模型的网络参数通过MNIST数据集中的60000张手写数字图片训练以及10000张手写数字图片测试得到，具体过程为：
[0008]S1、所述的主控模块将储存在其内的每张像素大小为28
×
28的灰度图进行处理，得到每张像素大小为28
×
28的灰度图对应的196个脉冲序列，具体过程为：首先将像素大小为28
×
28的灰度图进行二值化，得到该张灰度图对应的像素大小为28
×
28的黑白图像，随
后将该张黑白图像从左到右平均分成7列子图像，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于氧化锌忆阻器的储备池计算系统，其特征在于包括主控模块、脉冲累计发放模块、跨阻放大模块、信号反向模块和时分复用模块，所述的主控模块中存储有全连接神经网络模型和MNIST数据集中的60000张手写数字图片，所述的全连接神经网络模型的输入层包含196个输入端，隐藏层包含10个神经元，输出层包含10个输出端口，60000张手写数字图片均为像素大小为28
×
28的灰度图，所述的主控模块具有用于接入时钟信号的时钟输入端口、用于进行ADC采样的ADC采样端口、结果输出端口和196组控制信号输出端口，每组控制信号输出端口分别包括第一输出端、第二输出端和第三输出端；所述的脉冲累计发放模块包括196个脉冲累计发放子模块，每个脉冲累计发放子模块分别具有第一输入端、第二输入端、第三输入端和一个输出端，所述的主控模块的第i组控制信号输出端口中的第一输出端与第i个脉冲累计发放子模块的第一输入端连接，所述的主控模块的第i组控制信号输出端口中的第二输出端与第i个脉冲累计发放子模块的第二输入端连接，所述的主控模块的第i组控制信号输出端口中的第三输出端与第i个脉冲累计发放子模块的第三输入端连接，i＝1,2，
…
，196；所述的跨阻放大模块包括196个跨阻放大子模块，每个跨阻放大子模块分别具有一个输入端和一个输出端，第j个脉冲累计发放子模块的输出端与第j个跨阻放大子模块的输入端连接，j＝1,2，
…
，196；所述的信号反向模块包括98个信号反向子模块，每个信号反向子模块分别具有一个输入端和一个输出端，第2*k
‑
1个跨阻放大子模块的输出端与第k个信号反向子模块的输入端连接，k＝1,2，
…
，98；所述的时分复用模块具有一个输入端和一个输出端，98个信号反向子模块的输出端和第2*k个跨阻放大子模块的输出端均与所述的时分复用模块的输入端连接，所述的时分复用模块的输出端与所述的主控模块的ADC采样端口连接；每个所述的脉冲累计发放子模块分别包括第一反相器、第二反相器、第一与门、第一二极管、第一忆阻器、第一PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，所述的第一与门为二输入与门，具有第一输入端、第二输入端和输出端，所述的第一二极管的正极和所述的第一与门的第一输入端连接，且其连接端为所述的脉冲累计发放子模块的第一输入端，所述的第一二极管的负极、所述的第一反相器的输入端、所述的第一忆阻器的顶电极、所述的第二NMOS管的漏极和所述的第三NMOS管的栅极连接且其连接端为所述的脉冲累计发放子模块的第二输入端，所述的第一忆阻器的底电极、所述的第一NMOS管的源极、所述的第一PMOS管的源极、所述的第二NMOS管的栅极和所述的第三NMOS管的漏极连接且其连接端为所述的脉冲累计发放子模块的第三输入端，所述的第一反相器的输出端与所述的第一与门的第二输入端连接，所述的第二反相器的输入端、所述的第一与门的输出端和所述的第一NMOS管的栅极连接，所述的第二反相器的输出端与所述的第一PMOS管的栅极连接，所述的第一PMOS管的漏极与所述的第一NMOS管的漏极连接且其连接端为所述的脉冲累计发放子模块的的输出端，所述的第二NMOS管的源极接地，所述的第三NMOS管的源极接地；每个所述的跨阻放大子模块分别包括第一运算放大器和第一电阻，所述的第一运算放大器具有正相输入端、反相输入端和输出端，所述的第一运算放大器的正相输入端和所述的第一电阻的一端连接且其连接端作为该跨阻放大子模块的输入端，所述的第一运算放大器的反相输入端接地，所述的第一运算放大器的输出端与所述的第一电阻的另一端连接且其连接端为所述的跨阻放大子模块的输出端；每个所述的信号反向子模块分别包括第二运算放大器，所述的第二运算放大器具有正相输入端、反相输入端和输出端，所述的第二运算放大器的反相输入端作为该信号反向子模块的输入端，所述的第二运算放大器的正相输入端与其
输出端连接且其连接端作为该信号反向子模块的输出端；所述的时分复用模块包括第二忆阻器和第二电阻，所述的第二忆阻器的顶电极为所述的时分复用模块的输入端，所述的第二电阻的一端与所述的第二忆阻器的底电极连接且其连接端为所述的时分复用模块的输出端，所述的第二电阻的另一端接地；所述的全连接神经网络模型的网络参数通过MNIST数据集中的60000张手写数字图片训练以及10000张手写数字图片测试得到，具体过程为：S1、所述的主控模块将储存在其内的每张像素大小为28
×
28的灰度图进行处理，得到每张像素大小为28
×
28的灰度图对应的196个脉冲序列，具体过程为：首先将像素大小为28
×
28的灰度图进行二值化，得到该张灰度图对应的像素大小为28
×
28的黑白图像，随后将该张黑白图像从左到右平均分成7列子图像，每列子图像的像素大小均为28
×
4，将最左边的一列子图像作为第一列子图像，将第二列子图像移动并拼接在第一列子图像下方，第三列子图像移动并拼接在第二列子图像下方，第四列子图像移动并拼接在第三列子图像下方，第五列子图像移动并拼接在第四列子图像下方，第六列子图像移动并拼接在第五列子图像下方，第七列子图像移动并拼接在第六列子图像下方，得到像素...

【专利技术属性】
技术研发人员：王黎勋，张跃军，郭哲成，张会红，
申请(专利权)人：宁波大学，
类型：发明
国别省市：