存储器阵列、集成电路及其制造方法技术

本公开的各种实施例针对一种存储器器件及其制造方法，所述存储器器件包括在侧向上包围存储单元的保护性侧壁间隔壁层。上部层间介电(ILD)层上覆在衬底之上。存储单元设置在上部ILD层内。存储单元包括顶部电极、底部电极及设置在顶部电极与底部电极之间的磁隧道结(MTJ)结构。侧壁间隔壁结构在侧向上环绕存储单元。侧壁间隔壁结构包括第一侧壁间隔壁层、第二侧壁间隔壁层及保护性侧壁间隔壁层。第一侧壁间隔壁层及第二侧壁间隔壁层包含第一材料，且保护性侧壁间隔壁层包含与第一材料不同的第二材料。导电走线上覆在第一存储单元之上。导电走线接触顶部电极及保护性侧壁间隔壁层。层。层。

【技术实现步骤摘要】
存储器阵列、集成电路及其制造方法


[0001]本公开涉及存储器阵列、包括此存储器阵列的集成电路及其制造方法。

技术介绍

[0002]半导体集成电路(IC)行业经历了快节奏的增长。IC材料和设计的技术进 步已经产生了几代IC，其中每一代的电路都比上一代更小、更复杂。在IC演 进过程中，功能密度(即每芯片区域互连的装置的数量)普遍增加，而几何形 状尺寸(即使用制造工艺可以创建的最小构件或线)减少。这种按比例缩小的 过程通常通过增加生产效率和降低相关成本来提供益处。

技术实现思路

[0003]本公开实施例的一种存储器阵列，包括：第一位线堆叠，设置于衬底之上， 所述第一位线堆叠包括：第一位线，设置于所述衬底之上；第一硬掩模层，局 部覆盖所述第一位线的顶面；第一间隔件，设置在所述第一位线的第一侧壁的 下侧壁上，其中所述第一硬掩模层和所述第一间隔件暴露出所述第一位线的顶 角；第一数据储存结构，覆盖所述第一位线的所述顶角；以及字线，覆盖所述 第一数据储存结构的侧壁。
[0004]本公开实施例的一种集成电路，包括：第一存储器阵列，设置于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器阵列，其特征在于包括：第一位线堆叠，设置于衬底之上，所述第一位线堆叠包括：第一位线，设置于所述衬底之上；第一硬掩模层，局部覆盖所述第一位线的顶面；第一间隔件，设置在所述第一位线的第一侧壁的下侧壁上，其中所述第一硬掩模层和所述第一间隔件暴露出所述第一位线的顶角；第一数据储存结构，覆盖所述第一位线的所述顶角；以及字线，覆盖所述第一数据储存结构的侧壁。2.根据权利要求1所述的存储器阵列，其中所述第一数据储存结构还覆盖所述第一位线的部分的所述顶面和所述第一位线的所述第一侧壁的上侧壁。3.根据权利要求1所述的存储器阵列，其中所述字线包括突出部，朝向所述第一硬掩模层横向延伸。4.根据权利要求1的所述存储器阵列，还包括：第二间隔件，设置在所述第一硬掩模层的侧壁和所述第一位线的第二侧壁上，其中所述第一间隔件的高度低于所述第二间隔件的高度。5.根据权利要求1的所述存储器阵列，还包括：第二位线堆叠，设置在所述衬底之上，其中所述字线设置在所述第二位线堆叠和所述第一位线堆叠之间的空间之中；以及第二数据储存结构，设置于所述第二位线堆叠和所述字线之间，其中所述第一位线堆叠和所述第二位线堆叠的两个相邻的侧壁具有阶梯结构。6.一种集成电路，其特征在于包括：第一存储器阵列，设置于衬底之上，所述第一存储器阵列包括：第一位线堆叠，设置于所述衬底之上，所述第一位线堆叠包括：第一位线，设置于所述衬底之上；以及第一硬掩模层，局部覆盖所述第一位线的顶面；多个第一间隔件，设置在所述第一位线的下侧壁上，其中所述第一硬掩模层和所述多个第一间隔件暴露出所述第一位线的第一顶角和第二顶角；字线，设置在所述多个第一位线堆叠之间，包括：第一部分，设置为覆盖所述第一位线中的所述第一顶角；以及第二部分，设置为覆盖所述第一位线的所述第二顶角；以及第一数据储存结构，夹在所述字线和所述第一位线之间。7....

【专利技术属性】
技术研发人员：云惟胜，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：