回旋时间解交错电路及回旋时间解交错电路的操作方法技术

提供了回旋时间解交错电路及回旋时间解交错电路的操作方法，该回旋时间解交错电路包含输入缓冲电路、输出缓冲电路、内存、输入控制单元、输出控制单元及控制器。内存包含多个内存区块。输入控制单元将复数笔输入数据依序对应地写入输入缓冲电路中的复数组输入暂存单元。控制器在对输入缓冲电路写入预定数量的数据后，将输入缓冲电路中的部分数据写入对应的内存区块，并在对内存的多个内存区块都写入数据后，将对应的内存区块中所储存的数据写入输出缓冲电路。输出控制单元依序将输出缓冲电路中的复数组输出暂存单元中所储存的复数笔输出数据输出。出数据输出。出数据输出。

【技术实现步骤摘要】
回旋时间解交错电路及回旋时间解交错电路的操作方法


[0001]本公开是有关于一种回旋时间解交错电路，特别是一种能够有效使用内存频宽的回旋时间解交错电路。

技术介绍

[0002]在高级电视系统委员会(Advanced Television Systems Committee，ATSC)所制定的3.0版规范中，用以收发讯号的实体层会利用时间交错(time interleave)的机制增加讯号传输对于丛发错误(burst error)的抗性。图1是回旋时间交错器(convolution time interleaver，CTI)T1及回旋时间解交错器(convolution time de
‑
interleaver，CTDI)T2的示意图。
[0003]回旋时间交错器T1可包含切换电路SW1及SW2及(N
‑
1)组移位暂存器SRA1至SRA(N
‑
1)，其中N为大于1的整数。每一组移位暂存器SRA1至SRA(N
‑
1)可包含数量相异的移位暂存器以提供不同时间长度的延迟。切本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种回旋时间解交错电路，包含：一输出缓冲电路，包含H个第一输出暂存单元组，每一第一输出暂存单元组包含W个第一输出暂存单元，其中H及W为大于1的整数；一输入缓冲电路，包含与该H个第一输出暂存单元组相对应的H个第一输入暂存单元组，其中第h个第一输入暂存单元组的第一输入暂存单元的数量为W与H的和减去h的数值，且h为小于或等于H的正整数；一内存，包含K个第一内存区块，每一第一内存区块包含与该H个第一输出暂存单元组及该H个第一输入暂存单元组相对应的H个第一内存单元组，及每一第一内存单元组包含W个第一内存单元，其中K为正整数；一输入控制单元，用以将H笔输入数据依序对应地写入该H个第一输入暂存单元；一输出控制单元，用以依序将该H个第一输出暂存单元组中所储存的H笔输出数据输出；及一控制器，用以在每W次对该H个第一输入暂存单元组各写入一笔输入数据后，将每一第一输入暂存单元组中最久未被写入的W个第一输入暂存单元所储存的数据写入具有一优先写入顺序的一第一内存区块中对应的一第一输入暂存单元组，及在对该K个第一内存区块分别写入W乘以H笔数据后，将具有一优先读出顺序的一第一内存区块中所储存的数据写入该输出缓冲电路的该H个第一输出暂存单元组；其中：该每一第一输出暂存单元、该每一第一输入暂存单元及该每一第一内存单元皆具有相同的一位元容量；及该每一第一内存区块的位元容量为该内存的单笔读写频宽的整数倍。2.如权利要求1所述的回旋时间解交错电路，其中：该每一第一内存区块中的该H个第一内存单元组具有连续的地址。3.如权利要求1所述的回旋时间解交错电路，其中：具有该优先写入顺序的该第一内存区块为该K个第一内存区块中最久未被写入的一第一内存区块。4.如权利要求1所述的回旋时间解交错电路，其中：具有该优先读出顺序的该第一内存区块为该K个第一内存区块中最久未被写入的一第一内存区块。5.如权利要求1所述的回旋时间解交错电路，其中该内存是双倍数据率同步动态随机存取内存。6.如权利要求1所述的回旋时间解交错电路，其中：该输出缓冲电路还包含H个第二输出暂存单元组，每一组第二输出暂存单元包含W个第二输出暂存单元；该输入缓冲电路还包含与该H个第二输出暂存单元组相对应的H个第二输入暂存单元组，其中第h个第二输入暂存单元组的第二输入暂存单元的数量为W与H的和减去h的数值；该内存还包含K
‑
1个第二内存区块，每一第二内存区块...

【专利技术属性】
技术研发人员：谢易霖，廖文财，谈力立，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：