数据处理器制造技术

一种数据处理器，它实现了低成本的ＡＶ数据发送／接收系统。接收缓冲器监控电路（２１）监视存储在接收缓冲器（６）中的所接收数据的数量。当存储的数据数量提高到超过高阈值的时候，电路（２１）以高频率设置有接收时钟产生电路（８）产生的接收时钟的频率。当存储的数量下降到低于低阈值的时候，以低频率设置接收时钟频率。ＡＶ解码器（７）根据从接收时钟产生电路（８）提供的接收时钟解码从接收缓冲器（６）提供的数据。本发明专利技术应用于发送和接收广播信号的电视发送／接收系统。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】

【技术保护点】
一种数据处理装置，包括：接收部件，用于接收数据；存储部件，用于存储由所述接收部件接收的数据；处理部件，用于处理由所述接收部件接收的数据；时钟产生部件，用于产生由所述的处理由接收部件接收的数据的处理部件所使用的 时钟；控制部件，用于按照由所述存储部件存储的数据的大小控制由所述时钟产生部件产生的时钟的频率。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：吉田英喜，佐藤仁，池田和行，法月尚史，作佐部建一，川口大介，吉川宗宏，
申请(专利权)人：索尼公司，
类型：发明
国别省市：JP[日本]