一种基于PCI的高速码流播放和接收装置制造方法及图纸

一种基于ＰＣＩ的高速码流播放和接收装置，用于数字电视高速码流的测试分析。包括计算机、码流播放卡和码流接收卡。所述码流播放卡和码流接收卡分别由可编程逻辑器件ＦＰＧＡ、ＰＣＩ接口芯片、外部大容量存储器ＦＩＦＯ及外围器件组成。ＦＰＧＡ用于控制ＰＣＩ状态，协调ＰＣＩ接口芯片和外部ＦＩＦＯ之间工作。播放卡的ＦＰＧＡ主要配置有ＰＣＩ状态及逻辑控制、ＮＣＯ电路、数据缓存、中断控制、输出时钟合成及控制、码率调整、输出接口选择和接口芯片控制模块；接收卡的ＦＰＧＡ主要配置有输入接口选择、输入信号处理、ＰＣＩ状态及逻辑控制、中断控制和数据缓存模块。本发明专利技术合理利用ＰＣＩ接口芯片功能，经ＦＰＧＡ处理，实现了用计算机播放和接收高速码流。所传输的码流码率可高达１２０Ｍｂｐｓ。

【技术实现步骤摘要】

【技术保护点】
一种基于ＰＣＩ的高速码流播放和接收装置，包括计算机、码流播放卡和码流接收卡，计算机分别通过周边器件互连ＰＣＩ接口芯片控制码流播放卡、码流接收卡，实现码流的播放与接收；所述码流播放卡主要由可编程逻辑器件ＦＰＧＡ、周边器件互连ＰＣＩ接口芯片、外部大容量存储器ＦＩＦＯ及外围器件２７ＭＨＺ时钟源、ＦＰＧＡ初始化及配置、ＡＤ９８５１频率合成器、ＡＳＩ输出和ＳＰＩ输出模块组成；所述码流接收卡主要由可编程逻辑器件ＦＰＧＡ、周边器件互连ＰＣＩ接口芯片、外部大容量存储器ＦＩＦＯ及外围器件２７ＭＨＺ时钟源、ＦＰＧＡ初始化及配置、ＡＳＩ输入和ＳＰＩ输入模块组成；上述各组成模块的用途及信号传输关系如下：可编程逻辑器件ＦＰＧＡ，与ＰＣＩ接口芯片、外部存储器ＦＩＦＯ相互连接，用于控制ＰＣＩ状态，协调ＰＣＩ接口芯片和外部ＦＩＦＯ之间 的工作；ＰＣＩ接口芯片，用于简化ＰＣＩ总线协议，将复杂的ＰＣＩ总线操作转化成简单的本地总线，配合可编程逻辑器件ＦＰＧＡ实现码流数据的发送和接收；２７ＭＨＺ时钟源，用于参考时钟的生成和整形，生成２７ＭＨＺ的系统时钟，为ＣＹ７Ｂ ９３３／ＣＹ７Ｂ９２３芯片，ＦＰＧＡ和ＰＣＩ接口芯片提供稳定的参考时钟；ＦＰＧＡ初始化及配置，上电时将可编程逻辑器件ＦＰＧＡ所需要的相关设置信息下载到ＦＰＧＡ的配置空间，使ＦＰＧＡ能够实现所要求的功能；外部大容量存储器ＦＩＦ Ｏ，用于缓存数据，以弥补在高码率码流播放／接收时，计算机的ＤＭＡ处理以及计算机内部数据读取的延迟，同时通过改变读写速率，提高ＰＣＩ接口芯片本地端对数据的处理速度；ＡＤ９８５１频率合成器，用于合成出与码流码率同样大小的时钟，并将此时钟 信号送入时钟控制模块；ＳＰＩ输出模块，完成输出信号的电平转换，实现将ＳＰＩ信号转换成适合电缆传输的信号输出；ＡＳＩ输出模块，包括ＣＹ７Ｂ９２３芯片、耦合整形电路，将ＡＳＩ信号转换成适合电缆传输的信号，ＣＹ７Ｂ９２３芯片主要实 现码字的８／１０ｂｉｔ转换、插入同步字Ｋ２８．５和并／串转换，完成输出速率恒定为２７０ＭＨＺ的ＡＳＩ信号的驱动及耦合输出；ＳＰＩ输入模块，完成输入信号的电平转换，向输入接口选择模块输出符合ＳＰＩ信号结构的１１路信号；ＡＳＩ输 入模块，完成输入信号的耦合放大及整形，耦合整形电路完成输入信号的时钟和数据的恢复，ＣＹ７Ｂ９３３芯片实现码字的１０／８ｂｉｔ转...

【技术特征摘要】

【专利技术属性】
技术研发人员：李兵兵，黄新平，杨秀莲，蔚述明，王莎莎，李乐乐，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：87[中国|西安]