像素电路及其驱动方法和显示面板技术

本发明专利技术公开了一种像素电路及其驱动方法和显示面板，该像素电路包括驱动模块、漏电抑制模块、初始化模块、第一补偿模块、第一存储模块、第二存储模块和发光模块；驱动模块的控制端与漏电抑制模块连接于第一节点，初始化模块与漏电抑制模块连接于第二节点，第一存储模块与第一节点连接，第二存储模块与第二节点连接，第一补偿模块与第二节点连接，用于响应第一节点的电压信号对第二节点进行电压补偿。本实施例提供的技术方案通过设置漏电抑制模块和第二存储模块来稳定第一节点的电位；此外通过设置第一补偿模块对第二节点的电压进行自补偿，以减小第一节点和第二节点之间的电压差，进一步减小漏电流，提高显示效果。提高显示效果。提高显示效果。

【技术实现步骤摘要】
像素电路及其驱动方法和显示面板


[0001]本专利技术涉及显示
，尤其涉及一种像素电路及其驱动方法和显示面板。

技术介绍

[0002]随着显示技术的发展，人们对画面显示质量的要求也越来越高。
[0003]显示面板中通常包括多个像素电路，像素电路中流经发光模块的驱动电流的大小决定了显示面板的发光亮度。现有的显示面板存在漏电的问题，影响显示效果。

技术实现思路

[0004]本专利技术提供了一种像素电路及其驱动方法和显示面板，以改善应用该像素电路的显示面板的显示效果。
[0005]根据本专利技术的一方面，提供了一种像素电路，包括：驱动模块、漏电抑制模块、初始化模块、第一补偿模块、第一存储模块、第二存储模块和发光模块；
[0006]所述驱动模块的控制端与所述漏电抑制模块连接于第一节点，所述初始化模块与所述漏电抑制模块连接于第二节点，所述初始化模块用于在初始化阶段将初始化电压经所述漏电抑制模块传输至所述第一节点，对所述驱动模块的控制端初始化；所述驱动模块和所述发光模块连接于第一电源线和第二电源线之间，所述驱动模块用于在发光阶段驱动所述发光模块发光；
[0007]所述第一存储模块与所述第一节点连接，用于存储所述第一节点的电压；所述第二存储模块与所述第二节点连接，用于存储所述第二节点的电压；
[0008]所述第一补偿模块与所述第二节点连接，用于响应所述第一节点的电压信号，对所述第二节点进行电压补偿。
[0009]可选地，还包括第二补偿模块和数据写入模块；
>[0010]所述数据写入模块连接于数据线和所述驱动模块的第一端之间，所述第二补偿模块连接于所述驱动模块的第二端和所述第二节点之间；
[0011]所述第一存储模块的第一端与所述第一电源线连接，所述第一存储模块的第二端与所述驱动模块的控制端连接于所述第一节点，所述漏电抑制模块的第一端与所述第一节点连接，所述漏电抑制模块的第二端与所述初始化模块的第二端连接于所述第二节点，所述初始化模块的第一端接入所述初始化电压，所述第二存储模块的第一端与所述第一电源线连接，所述第二存储模块的第二端与所述第二节点连接。
[0012]可选地，所述第一补偿模块包括第一补偿子单元和第二补偿子单元；所述第一补偿子单元的第一端与所述第一电源线连接，所述第一补偿子单元的第二端与所述第二节点连接，所述第一补偿子单元的控制端与所述第一节点连接；
[0013]所述第二补偿子单元的第一端接入所述初始化电压，所述第二补偿子单元的第二端与所述第二节点连接，所述第二补偿子单元的控制端与所述第一节点连接；
[0014]其中，所述第一补偿子单元和所述第二补偿子单元不同时导通。
[0015]可选地，所述驱动模块包括第一晶体管，所述第一补偿子单元包括第二晶体管，所述第二补偿子单元包括第三晶体管；
[0016]所述第二晶体管的栅极与所述第一晶体管的栅极连接于所述第一节点，所述第二晶体管的第一极与所述第二节点连接，所述第二晶体管的第二极与所述第一电源线连接，所述第三晶体管的栅极与所述第一节点连接，所述第三晶体管的第一极与所述第二节点连接，所述第三晶体管的第二极接入所述初始化电压；
[0017]所述第二晶体管与所述第三晶体管的沟道类型不同。
[0018]可选地，所述第一存储模块包括第一电容，所述第二存储模块包括第二电容；所述第一电容的第一端与所述第一电源线连接，所述第一电容的第二端与所述第一节点连接，所述第二电容的第一端与所述第一电源线连接，所述第二电容的第二端与所述第二节点连接；
[0019]所述第一电容的容值大于所述第二电容的容值。
[0020]可选地，所述漏电抑制模块包括第四晶体管，所述初始化模块包括第五晶体管，所述第二补偿模块包括第六晶体管，所述数据写入模块包括第七晶体管；所述像素电路还包括第一发光控制模块和第二发光控制模块，所述第一发光控制模块包括第八晶体管，所述第二发光控制模块包括第九晶体管，所述发光模块包括发光二极管；
[0021]所述第四晶体管的栅极接入第一扫描信号，所述第四晶体管的第一极与所述第一节点连接，所述第四晶体管的第二极与所述第二节点连接，所述第五晶体管的栅极接入第二扫描信号，所述第五晶体管的第一极接入所述初始化电压，所述第五晶体管的第二极与所述第二节点连接，所述第六晶体管的栅极接入第三扫描信号，所述第六晶体管的第一极与所述驱动模块的第二端连接，所述第六晶体管的第二极与所述第二节点连接，所述第七晶体管的栅极接入所述第三扫描信号，所述第七晶体管的第一极与所述数据线连接，所述第七晶体管的第二极与所述驱动模块的第一端连接；
[0022]所述第八晶体管的栅极和所述第九晶体管的栅极均接入发光控制信号，所述第八晶体管的第一极与所述第一电源线连接，所述第八晶体管的第二极与所述驱动模块的第一端连接，所述第九晶体管的第一极与所述驱动模块的第二端连接，所述第九晶体管的第二极与所述发光二极管的第一极连接，所述发光二极管的第二极与所述第二电源线连接；
[0023]优选地，所述第四晶体管、所述第五晶体管和所述第六晶体管为双栅晶体管。
[0024]可选地，所述第一补偿模块包括第一补偿子单元和第二补偿子单元；
[0025]所述第一补偿子单元的第一端与所述第二补偿模块连接，所述第一补偿子单元的第二端与所述第二节点连接，所述第一补偿子单元的控制端与所述第一节点连接；
[0026]所述第二补偿子单元的第一端与所述初始化模块连接，所述第二补偿子单元的第二端与所述第二节点连接，所述第二补偿子单元的控制端与所述第一节点连接；
[0027]其中，所述第一补偿子单元和所述第二补偿子单元不同时导通。
[0028]根据本专利技术的另一方面，提供了一种像素电路的驱动方法，所述像素电路包括驱动模块、漏电抑制模块、初始化模块、第一补偿模块、第一存储模块、第二存储模块和发光模块；所述驱动模块的控制端与所述漏电抑制模块连接于第一节点，所述初始化模块与所述漏电抑制模块连接于第二节点，所述驱动模块和所述发光模块连接于第一电源线和第二电源线之间，所述第一存储模块与所述第一节点连接，所述第二存储模块与所述第二节点连
接，所述第一补偿模块与所述第二节点连接；
[0029]所述像素电路的驱动方法包括：
[0030]在初始化阶段，控制所述初始化模块将初始化电压经所述漏电抑制模块传输至所述第一节点，对所述驱动模块的控制端初始化；
[0031]在发光阶段，控制所述驱动模块驱动所述发光模块发光，并控制所述第一补偿模块响应所述第一节点的电压信号导通，对所述第二节点进行电压补偿。
[0032]可选地，所述像素电路还包括第二补偿模块和数据写入模块，所述数据写入模块连接于数据线和所述驱动模块的第一端之间，所述第二补偿模块连接于所述驱动模块的第二端和所述第二节点之间；
[0033]在所述发光阶段之前，所述像素电路的驱动方法还包括：
[0034]在数据写入阶段，控制所述数据写入模块本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，包括：驱动模块、漏电抑制模块、初始化模块、第一补偿模块、第一存储模块、第二存储模块和发光模块；所述驱动模块的控制端与所述漏电抑制模块连接于第一节点，所述初始化模块与所述漏电抑制模块连接于第二节点，所述初始化模块用于在初始化阶段将初始化电压经所述漏电抑制模块传输至所述第一节点，对所述驱动模块的控制端初始化；所述驱动模块和所述发光模块连接于第一电源线和第二电源线之间，所述驱动模块用于在发光阶段驱动所述发光模块发光；所述第一存储模块与所述第一节点连接，用于存储所述第一节点的电压；所述第二存储模块与所述第二节点连接，用于存储所述第二节点的电压；所述第一补偿模块与所述第二节点连接，用于响应所述第一节点的电压信号，对所述第二节点进行电压补偿。2.根据权利要求1所述的像素电路，其特征在于，还包括第二补偿模块和数据写入模块；所述数据写入模块连接于数据线和所述驱动模块的第一端之间，所述第二补偿模块连接于所述驱动模块的第二端和所述第二节点之间；所述第一存储模块的第一端与所述第一电源线连接，所述第一存储模块的第二端与所述驱动模块的控制端连接于所述第一节点，所述漏电抑制模块的第一端与所述第一节点连接，所述漏电抑制模块的第二端与所述初始化模块的第二端连接于所述第二节点，所述初始化模块的第一端接入所述初始化电压，所述第二存储模块的第一端与所述第一电源线连接，所述第二存储模块的第二端与所述第二节点连接。3.根据权利要求2所述的像素电路，其特征在于，所述第一补偿模块包括第一补偿子单元和第二补偿子单元；所述第一补偿子单元的第一端与所述第一电源线连接，所述第一补偿子单元的第二端与所述第二节点连接，所述第一补偿子单元的控制端与所述第一节点连接；所述第二补偿子单元的第一端接入所述初始化电压，所述第二补偿子单元的第二端与所述第二节点连接，所述第二补偿子单元的控制端与所述第一节点连接；其中，所述第一补偿子单元和所述第二补偿子单元不同时导通。4.根据权利要求3所述的像素电路，其特征在于，所述驱动模块包括第一晶体管，所述第一补偿子单元包括第二晶体管，所述第二补偿子单元包括第三晶体管；所述第二晶体管的栅极与所述第一晶体管的栅极连接于所述第一节点，所述第二晶体管的第一极与所述第二节点连接，所述第二晶体管的第二极与所述第一电源线连接，所述第三晶体管的栅极与所述第一节点连接，所述第三晶体管的第一极与所述第二节点连接，所述第三晶体管的第二极接入所述初始化电压；所述第二晶体管与所述第三晶体管的沟道类型不同。5.根据权利要求3所述的像素电路，其特征在于，所述第一存储模块包括第一电容，所述第二存储模块包括第二电容；所述第一电容的第一端与所述第一电源线连接，所述第一电容的第二端与所述第一节点连接，所述第二电容的第一端与所述第一电源线连接，所述第二电容的第二端与所述第二节点连接；
所述第一电容的容值大于所述第二电容的容值。6.根据权利要求3所述的像素电路，其特征在于，所述漏电抑制模块包括第四晶体管，所述初始化模块包括第五晶体管，所述第二补偿模块包括第六晶体管，所述数据写入模块包括第七晶体管；所述像素电路还包括第一发光控制模块和第二发光控制模块，所述第一发光控制模块包括第八晶体管，所述第二发光控制模块包括第九晶体管，所述发光模块包括发光二极管；所述第四晶体管的栅极接入第一扫描信号，所述第四晶体管的第一极与所述第一节点连接，所述第四晶体管的第二极与所述第二节点连接，所述第五晶体管的栅极接入第二扫描信号，所述第五晶体管的第一极接入所述初始化电压...

【专利技术属性】
技术研发人员：林兆敏，王峥，唐韬，
申请(专利权)人：昆山国显光电有限公司，
类型：发明
国别省市：