基于差动斜坡与TDC的两步式高速ADC电路制造技术

本发明专利技术公开了一种基于差动斜坡与TDC的两步式高速ADC电路，包括差动形式的单斜式ADC电路和TDC电路，差动斜坡电路的输出与TDC电路的输出通过累加器输出OUT1和OUT2，通过二选一数据选择器MUX判决出整体电路模数转换的结果OUT。本发明专利技术相较于传统两步式ADC而言，具有更大的速度优势。为高帧频大面阵的CMOS图像传感器实现提供了有效的解决方案。器实现提供了有效的解决方案。器实现提供了有效的解决方案。

【技术实现步骤摘要】
基于差动斜坡与TDC的两步式高速ADC电路


[0001]本专利技术属于模拟数字转换
，涉及一种基于差动斜坡与TDC的两步式高速ADC电路。

技术介绍

[0002]传统的两步式单斜模数转换电路结构如附图1所示，包括多级比较器、开关电容电路、数字控制逻辑，像素信号VPIX_SF作为多级比较器的输入之一，比较器的输出端接数字控制逻辑的输入端，数字控制逻辑的输出端接开关控制电路中开关SH的控制端，开关控制电路的输出端VC接多级比较器的输入正端，斜坡电压VR连接到开关电容控制电路的输入端。在上述的两步式单斜模拟数字转换器中，先进行粗量化，在开关电容控制电路中，控制开关SC和SH为导通状态，VR此时为粗斜坡电压，从0开始，步进到粗斜坡电压的满摆幅电压V
FS
，每一次的步进值为粗斜坡电压的一个台阶值ΔC。比较器对正端输入信号VC和负端输入信号VIN进行比较，粗斜坡电压VR每步进增加ΔC，比较器便会比较一次，若经过m次步进，比较器的输出变为高电平，则表明输入信号在mΔC<VIN<(m+1)ΔC。这个粗量化区间内，就找到了VIN所在的粗量化区间，此时关断开关SH，电容CH就存储了此时的粗斜坡电压值(m+1)ΔC，电容CH的上下极板电压差为(m+1)ΔC
–
Vref，Vref为一固定电平。粗斜坡电压VR步进到满摆幅电压V
FS
之后，开关SC关断，粗量化过程结束。
[0003]然后进行细量化操作，此时在开关电容电路中，开关SF为导通状态，VR此时为细斜坡电压，接到开关电容电路中电容CH的下极板，由于电容CH存储了之前的粗斜坡电压值(m+1)ΔC，则比较器的正输入端VC为VR+(m+1)ΔC，细斜坡电压VR从
‑
ΔC步进变化到Vref，每一次的步进值为细斜坡电压的一个台阶值ΔF。VC就从mΔC变化到(m+1)ΔC，即对VIN所在的粗量化区间进行细量化。比较器对正端输入信号VC和负端输入信号VIN进行比较，若细斜坡电压VR经过n次步进，比较器的输出变为高电平，则表明输入信号在mΔC+(n
‑
1)ΔF<VIN<mΔC+nΔF这个细量化区间内，一个完整的量化周期结束。
[0004]对于上述的两步式单斜模拟数字转换器，一次量化的时间为2
M
+2
N
。这种串行的结构思路有着较大的升级改动的空间，以进一步减少单次量化所需的时间，达到更高的速度，以满足高帧频CMOS图像传感器的应用需求。

技术实现思路

[0005]本专利技术的目的是提供一种基于差动斜坡与TDC的两步式高速ADC电路，该电路通过差动形式的单斜式ADC(analog
‑
to
‑
digital converter，ADC，模数转换器)电路和TDC(time
‑
to
‑
digital converter，TDC，时间数字转换器)电路，在保证精度的前提下，实现了超高速的量化模式。
[0006]本专利技术所采用的技术方案是，基于差动斜坡与TDC的两步式高速ADC电路，包括差动形式的单斜式ADC电路，单斜式ADC电路完成模拟
‑
时间
‑
数字的转换，单斜式ADC电路中比较器的翻转信号作为时间数字转换TDC电路的START信号，同时在下一个时钟沿的到来作为
TDC的STOP信号，单斜式ADC电路的输出与TDC电路的输出通过累加器输出OUT1和OUT2，OUT1和OUT2通过二选一数据选择器MUX 1/2判决出整体电路模数转换的结果OUT。
[0007]本专利技术的特点还在于：
[0008]差动形式的单斜式ADC电路包括比较器CMP1和CMP2，比较器CMP1和CMP2负端均连接开关电容控制网络，比较器CMP1和CMP2的正端均连接Vsig信号，比较器CMP1和CMP2的输出端START1和START2连接数字逻辑电路，START1和START2同时对应连接时间数字转换TDC1和TDC2电路。
[0009]开关电容控制网络包括开关SC，开关SC与开关SF的一端同时连接斜坡电压Vramp1或Vramp2，开关SC的另一端连接比较器CMP1或CMP2的负输入端以及电容CH的上级板；开关SF的另一端与开关SH连接电容CH的下极板；开关SH的另一端连接基准电压Vref。
[0010]数字逻辑电路包括触发器DFF1和DFF2，触发器DFF1和DFF2的D端均接控制信号clk_sam，CLK端对应与比较器CMP1和CMP2的输出端START1和START2连接；
[0011]还包括反相器inv1和inv2，inv1和inv2的输入端均接控制信号ramp_L，其输出端与触发器DFF1和DFF2的Q端分别对应连接与门AND1和AND2的输入端，AND1和AND2的输出端对应连接接计数器COUNTER1和COUNTER2的输入端，计数器COUNTER1和COUNTER2的对应的输出N2与Y2。
[0012]比较器CMP1和CMP2的输出端START1和START2对应连接了时间数字转换TDC1和TDC2电路，TDC1的输出结果N1、TDC2的输出结果Y1，作为差分量化的低权重的模数转换结果。
[0013]本专利技术的有益效果是，本专利技术提供的基于差动斜坡与TDC的两步式高速ADC电路，假设差动斜坡为Mbit粗斜坡与Nbit细斜坡组成，TDC为Qbit，在保证总的量化精度为(M+N+Q)bit的前提下，最终的实际量化时间仅为2
M
‑1+2
N
‑1，相较于上述传统两步式ADC而言，可以完成更高速的量化，为高帧频大面阵的CMOS图像传感器实现提供了有效的解决方案。
附图说明
[0014]图1为传统两步式单斜模数转换电路结构示意图；
[0015]图2为本专利技术基于差动斜坡与TDC的两步式高速ADC电路的结构示意图；
[0016]图3为本专利技术基于差动斜坡与TDC的两步式高速ADC电路的原理示意图；
[0017]图4为本专利技术基于差动斜坡与TDC的两步式高速ADC电路的数字控制信号时序示意图。
具体实施方式
[0018]下面结合附图和具体实施方式对本专利技术进行详细说明。
[0019]本专利技术基于差动斜坡与TDC的两步式高速ADC电路，如图2所示，包括差动形式的单斜式ADC电路和时间数字转换TDC电路；单斜式ADC完成模拟
‑
时间
‑
数字的转换，单斜式ADC中比较器的翻转信号作为TDC的START信号，下一个时钟沿的到来作为TDC的STOP信号，在单斜式ADC量化的最后一个时钟周期，TDC配合ADC完成更高精度的时间
‑
数字的转换过程。
[0020]差动形式的单斜式ADC电路包括比较器CMP1和CMP2，比较器CMP1和CMP2负端均连接开关电容控本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于差动斜坡与TDC的两步式高速ADC电路，其特征在于：包括差动形式的单斜式ADC电路，单斜式ADC电路完成模拟
‑
时间
‑
数字的转换，单斜式ADC电路中比较器的翻转信号作为时间数字转换TDC电路的START信号，同时在下一个时钟沿的到来作为TDC的STOP信号，单斜式ADC电路的输出与TDC电路的输出通过累加器输出OUT1和OUT2，OUT1和OUT2通过二选一数据选择器MUX1/2判决出整体电路模数转换的结果OUT。2.根据权利要求1所述的基于差动斜坡与TDC的两步式高速ADC电路，其特征在于：所述差动形式的单斜式ADC电路包括比较器CMP1和CMP2，比较器CMP1和CMP2负端均连接开关电容控制网络，比较器CMP1和CMP2的正端均连接Vsig信号，比较器CMP1和CMP2的输出端START1和START2连接数字逻辑电路，START1和START2同时对应连接时间数字转换TDC1和TDC2电路。3.根据权利要求2所述的基于差动斜坡与TDC的两步式高速ADC电路，其特征在于：所述开关电容控制网络包括开关SC，开关SC与开关SF的一端同时连接斜坡电压Vramp1或...

【专利技术属性】
技术研发人员：郭仲杰，王杨乐，许睿明，刘绥阳，余宁梅，杨媛，
申请(专利权)人：西安理工大学，
类型：发明
国别省市：