【技术实现步骤摘要】
【技术保护点】
一种多模图像编解码芯片中的系数缩放计算模块，包括运算单元、第一信号输入端、第二信号输入端、第三信号输入端以及信号输出端，其中：所述第一信号输入端连接用于ＷＭＶ９协议的系数缩放计算的系数ＤＣｐ和量化参数ＤＣＳＴＥＰｐ中的一个，以及用于ＭＰＥＧ４协议的系数缩放计算的系数ＱＦＡ和量化参数ＱＰＡ中的一个；所述第二信号输入端连接所述系数ＤＣｐ和量化参数ＤＣＳＴＥＰｐ中的另一个，以及所述系数ＱＦＡ和量化参数ＱＰＡ中的另一个；所述第三信号输入端连接ＷＭＶ９协议的系数缩放计算 公式中的索引参数ＤＣＳＴＥＰ↓［ｃ］，以及用于ＭＰＥＧ４协议的系数缩放计算的量化参数ＱＰＸ；所述运算单元将从第一信号输入端、第二信号输入端和第三信号输入端输入的参数依照公式：第一信号输入端参数×第二信号输入端参数／第三信号输入端参数 ，进行系数缩放计算，并将计算结果从所述信号输出端输出。
【技术特征摘要】
【专利技术属性】
技术研发人员：王振国，刘健，周天夷，赵晓海，
申请(专利权)人：北京中星微电子有限公司，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。