一种基于GPU的并行相位解卷绕方法及系统技术方案

本发明专利技术的一种基于GPU的并行相位解卷绕方法及系统，通过计算相邻相位的差值找到发生卷绕的位置，以卷绕位置将相位序列进行分组，每一组中相位补偿值均与第一个相同，则可同时对各分组的相位进行补偿，提高了实时性；通过采用GPU平台实施本发明专利技术的算法，在不同信噪比条件下与传统串行解卷绕方法结果一致，并且提高了算法的效率；本发明专利技术的一种基于GPU的并行相位解卷绕系统，包括获取卷绕模块、建立补偿模块、并行补偿模块实现并行解卷绕，并利用线程并行、GPU并行、SIMD、原子操作等方法对算法进行优化；实验表明，基于GPU的并行解卷绕算法相比CPU串行解卷绕算法有约3.5倍的加速比，相比GPU串行解卷绕算法有约60

【技术实现步骤摘要】
一种基于GPU的并行相位解卷绕方法及系统


[0001]本专利技术属于信号处理
，具体涉及一种基于GPU的并行相位解卷绕方法及系统。

技术介绍

[0002]相位解卷绕是阵列信号相位差估计、无线电干涉测量、光学干涉仪、核磁共振成像等技术中的一个关键且基础的算法。以天线组阵信号相位差估计为例，两天线接收到同一信源的信号，互相关运算得到天线间的互相关谱，之后经过反正切相位鉴别器求得天线间的相位差。由于反正切运算，获得的相位值被限制在[
‑
π，π]之间。这些处于[
‑
π，π]之间的相位就被称作卷绕相位，为了得到真实的相位值信息，就必须将卷绕相位恢复为真实值。该过程就是相位解卷绕。
[0003]在躁扰较小时，只要从相位的第一个值开始逐点向后判断并通过加减2π还原真值就可完成解卷绕。但信号处理、光学成像等系统对实时性的要求较高，使用上述的串行算法对大量数据进行解卷绕将导致实时性急剧恶化。并且解卷绕的抗干扰能力是目前主要的研究方向，关于解卷绕实时性的研究鲜有报道。因此，迫切地需要寻求一种准确性好、实时性强的解卷绕方法。
[0004]近年来，随着高性能计算的发展，图形处理器(Graphic Processing Unit，GPU)从专用于图像领域的处理器逐渐向着通用并行计算平台转变。GPU已发展成为一种高度并行化、多线程、多核的通用计算设备，具有杰出的计算能力和极高的存储器带宽，并被越来越多地应用于图形处理之外的计算领域。GPU的运算核心数远多于CPU，更适合于数据密集型计算的并行加速处理。NVIDIA于2007年推出了计算统一设备架构(Compute Unified Device Architecture，CUDA)，简化了GPU系统的开发流程，使得GPU通用计算技术在信号处理领域得到更为广泛的应用。目前，基于GPU的信号处理系统具有强大的并行处理能力，能够在短时间内通过并行处理完成大量数据的运算，在GPU资源得到充分利用时，可以实现对信号的实时处理要求。因此，基于GPU的信号处理技术成为众多领域的热点，如射电天文、雷达、无线通信、人工智能等。
[0005]相位卷绕现象一般出现在反正切相位鉴别之后，相位的主值被限制在了[
‑
π，π]之间。这些被限制在[
‑
π，π]之间的相位，与真实的相位相差2k
·
π(k为整数)。假设真实的相位为θ，卷绕的相位为则有：
[0006][0007]常见的相位卷绕现象分为两类，分别为直线型相位卷绕和曲线型相位卷绕。直线型相位卷绕主要出现在干涉测量中，表现为直线的截断。曲线型相位卷绕主要是余弦波形的相位卷绕，如旋转相位干涉仪的卷绕现象，其就是典型的曲线型相位卷绕，表现为对余弦波形的截断。图1(a)为直线型相位卷绕原始信号波形，图1(b)为直线型相位卷绕后的相位图像。图1(c)为曲线型相位卷绕原始信号波形，图1(d)为曲线型相位卷绕后的相位图像。图中两条虚线表示[
‑
π，π]范围，可见卷绕后的相位值被限制在了该范围内。
[0008]目前，相位解卷绕的方法有很多，包括连续逐点解卷绕方法、拉普拉斯相位解卷绕方法等。其中最常用的方法就是通过逐点判断并还原真实相位值的解卷绕方法。在卷绕相位中，由于发生卷绕点的相位会出现正负2π的跳变现象，而未发生卷绕的区域相位是近似连续的。因此，可以通过相邻相位值之间的差来判断是否出现相位跳变现象，也即卷绕现象。之后将卷绕的相位值通过加减2π来得到连续的、非卷绕的相位曲线。在一些文献中，这种方法也被称作区域生长法。
[0009]具体步骤为：如果相位卷绕图中相邻相位发生了大于+π的跳变量，则从跳变点开始后面所有相位值全都减去2π，如果相位跳变小于
‑
π，则从跳变点开始后面所有相位全都加上2π，相邻相位之间的差值处于
‑
π和+π之间则不做处理，逐点处理完所有相位即完成相位解卷绕。
[0010]旋转单基线可以利用数字积分器进行相位的累加处理以达到解卷绕的作用。一种典型的数字积分器计算公式如下所示。
[0011][0012]式中：是当前时刻的相位差，是上一时刻的相位差，φ(i)是积分器当前累加的相位差，φ(i
‑
1)是积分器上一次的相位差。该算法也是通过逐点判断两点间的相位差并还原来实现解卷绕。现有的方法的不足主要体现在：
[0013]在连续逐点解卷绕方法中，由于是对相位信息的逐点解卷绕，得到的解卷绕的结果非常准确，但是由于该方法属于串行过程，导致解卷绕的速度非常缓慢，限制了其在实时性要求较高的场景使用。

技术实现思路

[0014]有鉴于此，本专利技术的目的是提供一种基于GPU的并行相位解卷绕方法及系统，能够实现更好的实时性和准确性。
[0015]一种并行相位解卷绕方法，包括：
[0016]针对给定的待相位解卷绕的相位序列，计算两两相邻相位之间的差值，并根据差值获得相位序列卷绕相位所在位置，将相位序列中第一个卷绕相位之前的相位分为一组，第一个卷绕相位与第二个卷绕相位前的相位之间的相位分为一组，依次类推，最后一个卷绕相位与其后的相位分为一组；
[0017]然后计算每个卷绕相位位置的补偿相位值；
[0018]针对相位序列中每一个相位，同时利用所在分组的补偿相位值对其进行补偿其，完成相位的解卷绕。较佳的，调用多个线程，间时计算两两相邻相位之间的差值。
[0019]较佳的，调用多个线程，同时计算每个卷绕相位位置的补偿相位值。
[0020]较佳的，根据差值获得相位序列卷绕相位所在位置的方法为：
[0021]若差值大于π或者小于
‑
π，则相邻两个相位的后一个相位位置判定为卷绕；若差值在[
‑
π，π]范围内，则判定不存在卷绕。
[0022]较佳的，定义卷绕相位的卷绕类型：0为未发生卷绕，
‑
1为向下跳变，1为向上跳变；令a
i1
代表待相位解卷绕的相位序列中第i分组的第1个相位值对应的卷绕类型，则任意分组，设为第n分组的解卷绕补偿值value
n
为：
[0023][0024]较佳的，采用GPU实现所述相位解卷绕方法。
[0025]一种并行相位解卷绕方法的系统，包括获取卷绕模块、建立补偿模块及并行补偿模块；
[0026]所述获取卷绕模块用于针对给定的待相位解卷绕的相位序列，计算两两相邻相位之间的差值，并根据差值获得相位序列卷绕相位所在位置；
[0027]所述建立补偿模块用于计算每个卷绕相位位置的补偿相位值；
[0028]所述并行补偿模块用于针对相位序列中每一个相位，同时利用所在分组的补偿相位值补偿其相位值。较佳的，所述获取卷绕模块、建立补偿模块及并行补偿模块中的至少一个模块在GPU中实现。
[0029]较佳的，所述获取卷绕模块采用原子相加操作计算两两相邻相位之间的差值。
[0030]本专利技术具本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种并行相位解卷绕方法，其特征在于，包括：针对给定的待相位解卷绕的相位序列，计算两两相邻相位之间的差值，并根据差值获得相位序列卷绕相位所在位置，将相位序列中第一个卷绕相位之前的相位分为一组，第一个卷绕相位与第二个卷绕相位前的相位之间的相位分为一组，依次类推，最后一个卷绕相位与其后的相位分为一组；然后计算每个卷绕相位位置的补偿相位值；针对相位序列中每一个相位，同时利用所在分组的补偿相位值对其进行补偿其，完成相位的解卷绕。2.如权利要求1所述的一种并行相位解卷绕方法，其特征在于，调用多个线程，同时计算两两相邻相位之间的差值。3.如权利要求1所述的一种并行相位解卷绕方法，其特征在于，调用多个线程，同时计算每个卷绕相位位置的补偿相位值。4.如权利要求1所述的一种并行相位解卷绕方法，其特征在于，根据差值获得相位序列卷绕相位所在位置的方法为：若差值大于π或者小于
‑
π，则相邻两个相位的后一个相位位置判定为卷绕；若差值在[
‑
π，π]范围内，则判定不存在卷绕。5.如权利要求1所述的一种并行相位解卷绕方法，其特征在于，定义卷绕相...

【专利技术属性】
技术研发人员：毛飞龙，马宏，焦义文，吴涛，高泽夫，李超，李冬，
申请(专利权)人：中国人民解放军战略支援部队航天工程大学，
类型：发明
国别省市：