一种支持DDR3和DDR4标准接收端的内部参考电压电路制造技术

本申请公开了一种支持DDR3和DDR4标准接收端的内部参考电压电路。该电路包括：N位控制逻辑电路、DAC电路、驱动电路；所述N位控制逻辑电路，基于使能信号EN将输入的N位二进制码转换为控制所述DAC电路的2N位量化码和1位输出控制码C0,N>＝8；所述DAC电路，用于根据所述2N位量化码和输出控制码C0产生DDR3或DDR4标准接收端所需要的参考电压；所述驱动电路，用于驱动所述DAC电路产生的所述参考电压到DDR3或DDR4标准接收端的参考电压输入端。本申请提供的上述参考电压电路结构简单，输出调节范围宽，抗干扰能力强，并能根据需要选择输出DDR3或DDR4标准接收端所需的参考电压。或DDR4标准接收端所需的参考电压。或DDR4标准接收端所需的参考电压。

【技术实现步骤摘要】
一种支持DDR3和DDR4标准接收端的内部参考电压电路


[0001]本申请涉及参考电压产生电路领域，具体涉及一种支持DDR3和DDR4 标准接收端的内部参考电压电路。

技术介绍

[0002]双倍数据速率技术(DDR：Double Data Rate)在高速数据传输中应用非常广泛，特别是DDR3和DDR4标准协议具有高速、高可靠性等特点。在高速数据传输电路中，接收器主要承担将发送端的数据和时钟恢复出来的功能，其性能好坏直接关系着数据和时钟能否得到正确恢复。在DDR3和DDR4标准中，通过接收器中的输入缓冲器进行数据和时钟信号的识别，输入缓冲器通常采用单端配置，需要在接收外部信号输入的同时输入规定的参考电压。
[0003]输入缓冲器的参考电压分为外部输入参考电压和内部自发参考电压。外部输入参考电压的产生电路通常采用与电源相关的电阻分压技术，在PCB板用分立元器件实现。该方法实现简单，但需要额外元器件产生，易受环境干扰。内部自发参考电压则是由集成到芯片内部的参考电压电路生成，内部自发参考电压的产生电路通常有以下两种实现方式：
[0004]1.通过带隙基准电压做参考，对带隙基准电压进行分压产生输入缓冲器的参考电压。该参考电压具有不受温度、电源、工艺的影响，但需要额外控制信号来适应不同的DDR标准。
[0005]2.在芯片内部用电阻分压的方式产生与接口电路电源成比例的电压。该方法能适应不同的DDR3标准，但对于DDR4标准需要动态调整的功能时，需要消耗大量逻辑资源。
[0006]上述接收器参考电压电路的三种实现方式产生的参考电压只能用于某一种DDR标准的接收器，当对于需要同时支持DDR3、DDR4两种标准的接收器时，需要对参考电压电路进行改动，将大大增加电路的复杂度。

技术实现思路

[0007]针对DDR接收器参考电压电路实现方法存在的上述不足，本申请提供一种支持DDR3和DDR4标准接收端的内部参考电压电路，该内部参考电压电路控制逻辑结构简单，输出调节范围宽，抗干扰能力强。
[0008]本申请提供的所述内部参考电压电路包括：N位控制逻辑电路、DAC电路、以及驱动电路，N>＝8；所述N位控制逻辑电路，基于使能信号EN将输入的N位二进制码转换为控制所述DAC电路的2N位量化码和1位输出控制码；所述DAC电路，用于根据2N位量化码和1位输出控制码C0产生DDR3 或DDR4标准接收端所需要的参考电压；所述DAC电路由两路N控制位的 R
‑
2R电阻网络组成，每一位量化码控制一个2R值电阻的一端连接VCC1或 VSS1，DDR3的标准参考电压VREF＝0.5*(VCC1
‑
VSS1)，所述两路N控制位的R
‑
2R电阻网络的最高位量化码对应的R值电阻相连作为整个DAC电路的输出端，所述输出端通过电阻Rc、由所述输出控制码C0控制连接到VCC1或 VSS1；所述驱动电路，用于驱动所述DAC电路产生的所述参考电压到DDR3 或DDR4标准接收端的参考电压输入端。
管N13的漏极，NMOS管N16的源极接NMOS管N14的漏极。所述驱动级由PMOS管P17,NMOS管N17以及电容C
C1
、C
C2
组成，其中、PMOS管P17 的源极接电源VCC3，栅极接NMOS管N16的漏极，漏极通过电容C
C1
接NMOS 管N12的漏极、NMOS管N17的漏极作为驱动电路的输出端；NMOS管N17 的栅极接所述第二偏置电压，源极接地VSS，漏极通过电容C
C2
接PMOS管 P12的漏极。
[0021]本申请提供的上述内部参考电压电路能够产生DDR3和DDR4标准接收端的所需要的参考电压；并且由于逻辑控制电路结构简单以及DAC电路、驱动电路结构的高度对称，使整个内部参考电压电路具有输出调节范围宽，抗干扰能力强等优点。
附图说明
[0022]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，而不是全部的实施例。基于本申请实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例及附图，都属于本申请保护的范围。
[0023]图1为本申请提供的支持DDR3和DDR4标准接收端的内部参考电压电路的原理图。
[0024]图2为本申请的一个实施例中N位控制逻辑电路的电路原理图。
[0025]图3为本申请的一个实施例中DAC电路的电路原理图。
[0026]图4为本申请的一个实施例中电平转换电路的电路原理图。
[0027]图5为本申请的一个实施例中驱动电路的电路原理图。
具体实施方式
[0028]以下结合附图对本申请提供的技术方案进行进一步详细说明。应该理解，此处所描述的具体实施例仅用以解释本申请。
[0029]如图1所示、本申请提供的支持DDR3和DDR4标准接收端的内部参考电压电路100包括：Nb位控制逻辑电路101(即N位控制逻辑电路)，Na位 DAC电路102(即DAC电路)、驱动电路103，以及传输门逻辑104、105，电阻R1、R2,电容C11以及负载滤波电容C
LOAD
。所述Nb位控制逻辑电路101，基于使能信号EN将输入的N位二进制码转换为控制所述Na位DAC电路102 的2N位量化码和1位输出控制码。所述Na位DAC电路102，用于根据所述 Nb位控制逻辑电路101转换得到的2N位量化码和1位输出控制码产生DDR3 标准或DDR4标准接收端所需要的参考电压。驱动电路103，用于跟随放大所述Na位DAC电路102输出的模拟电压并且驱动大电容负载。传输门104、105 在控制逻辑的作用下，进行内部参考和外部参考电压切换。所述Na位DAC 电路102的输出路径以及驱动电路路径上包含了电阻R1、R2和电容C11,电阻R1和电容C11组成高频滤波网络，用于滤除对应电路上的高频噪声。
[0030]其中、Nb位逻辑控制电路101包含基本逻辑门、电压切换电路，其输入包含N位二进制码值以及两种不同类型的电源电压。N位码值经过逻辑转换，其高位第N
‑
1、N
‑
2位进行模式控制选择，第N
‑
3至第0位用于控制电压范围。经逻辑转换的码值电压不满足DAC的控制需求，需要进行电压切换，即由低压切换为高压。Na位DAC电路102输入包含2N位量化码和控制码C0、电源电压和地VCC1，VSS1。2N位量化码的b<6>，b<5>控制模拟输出电压模式，共有四种模式可供选择；其余量化码用于控制DAC电路102输出电压比例，使DAC电路102输出的电压值大小与(VCC1
‑
VSS1)成一定比例关系。
[0031]所述Na位DAC电路102由两路N控制位的R
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种支持DDR3和DDR4标准接收端的内部参考电压电路，其特征在于，所述参考电压电路包括：N位控制逻辑电路、DAC电路、驱动电路；所述N位控制逻辑电路，基于使能信号EN将输入的N位二进制码转换为控制所述DAC电路的2N位量化码和1位输出控制码C0,N>＝8；所述DAC电路，用于根据2N位量化码和1位输出控制码C0产生DDR3或DDR4标准接收端所需要的参考电压；其由两路N控制位的R
‑
2R电阻网络组成，每一位量化码控制一个2R值电阻的一端连接VCC1或VSS1，DDR3的标准参考电压V
REF
＝0.5*(VCC1
‑
VSS1)；所述两路N控制位的R
‑
2R电阻网络的最高位量化码对应的R值电阻相连作为整个DAC电路的输出端，所述输出端通过电阻Rc、由所述输出控制码C0控制连接到VCC1或VSS1；所述驱动电路，用于驱动所述DAC电路产生的所述参考电压到DDR3或DDR4标准接收端的参考电压输入端。2.如权利要求1所述的内部参考电压电路，其特征在于，所述N位控制逻辑电路具有二进制码转换逻辑和电平转换功能，其基于使能信号EN将来自电源域VCC2的N位二进制码转换为控制所述DAC电路、电源域VCC3的2N位量化码和1位输出控制码C0；其中、电源VCC3的电压高于电压VCC2的电压。3.如权利要求2所述的内部参考电压电路，其特征在于，所述N位控制逻辑电路为8位逻辑控制电路；其基于使能信号EN对输入的8位二进制码实现逻辑转换。4.如权利要求2或3所述的内部参考电压电路，其特征在于，所述电平转换功能通过若干电平转换电路实现，所述电平转换电路包括：反相器INV<40>、INV_H<40>、INV<41>，或非门NOR<40>，PMOS管P0、P1、P2、P3、P4以及NMOS管N0、N1、N2组成；其中、电源域VCC3的使能信号OE连接反相器INV_H<40>的输入端和PMOS管P4的栅极，反相器INV_H<40>的输出连接或非门NOR<40>的一个输入端；来自电源域VCC2的8位二进制码MR<0>
‑
MR<7>中任一位作为输入电压IN连接反相器INV<40>的输入端，反相器INV<40>输出连接或非门NOR<40>的另一输入端；或非门NOR<40&g...

【专利技术属性】
技术研发人员：杨黎，梁爱梅，温长清，
申请(专利权)人：深圳市紫光同创电子有限公司，
类型：新型
国别省市：