像素电路及其驱动方法、显示基板和显示装置制造方法及图纸

一种像素电路及其驱动方法、显示基板和显示装置，其中，像素电路被配置为驱动发光器件发光，像素电路包括：驱动子电路和选择子电路；驱动子电路，分别与第一电源线、第一节点、第二节点和第三节点电连接，被配置为在第一节点的信号的控制下，向第二节点提供第一驱动电流，向第三节点提供第二驱动电流；选择子电路，分别与第一选择信号线、第二选择信号线、第二节点、第三节点和第四节点电连接，被配置为在第一选择信号线和第二选择信号线的信号的控制下，向第四节点提供第二节点和/或第三节点的信号；发光器件，分别与第四节点和第二电源线电连接。电连接。电连接。

【技术实现步骤摘要】
像素电路及其驱动方法、显示基板和显示装置


[0001]本公开涉及但不限于显示
，具体涉及一种像素电路及其驱动方法、显示基板和显示装置。

技术介绍

[0002]有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum
‑
dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。

技术实现思路

[0003]以下是对本申请详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
[0004]第一方面，本公开提供了一种像素电路，被配置为驱动发光器件发光，所述像素电路至少包括：驱动子电路和选择子电路；
[0005]所述驱动子电路，分别与第一电源线、第一节点、第二节点和第三节点电连接，被配置为在第一节点的信号的控制下，向第二节点提供第一驱动电流，向第三节点提供第二驱动电流；
[0006]所述选择子电路，分别与第一选择信号线、第二选择信号线、第二节点、第三节点和第四节点电连接，被配置为在第一选择信号线和第二选择信号线的信号的控制下，向第四节点提供第二节点和/或第三节点的信号；r/>[0007]所述发光器件，分别与第四节点和第二电源线电连接。
[0008]在示例性实施方式中，所述驱动子电路包括：第一驱动子电路和第二驱动子电路；
[0009]所述第一驱动子电路，分别与第一电源线、第一节点和第二节点电连接，被配置为在第一节点的信号的控制下，向第二节点提供第一驱动电流；
[0010]所述第二驱动子电路，分别与第一电源线、第一节点和第三节点电连接，被配置为在第一节点的信号的控制下，向第三节点提供第二驱动电流。
[0011]在示例性实施方式中，所述选择子电路包括：第一选择子电路和第二选择子电路；
[0012]所述第一选择子电路，分别与第一选择信号线、第二节点和第四节点电连接，被配置为在第一选择信号线的信号的控制下，向第四节点提供第二节点的信号；
[0013]所述第二选择子电路，分别与第二选择信号线、第三节点和第四节点电连接，被配置为在第二选择信号线的信号的控制下，向第四节点提供第三节点的信号。
[0014]在示例性实施方式中，还包括：写入子电路；
[0015]所述写入子电路，分别与扫描信号线、数据信号线和第一节点电连接，被配置为在扫描信号线的信号的控制下，向第一节点提供数据信号线的信号。
[0016]在示例性实施方式中，所述第一驱动子电路包括：第一电容和第一晶体管，所述第二驱动子电路包括：第二电容和第二晶体管，所述第一晶体管和所述第二晶体管为驱动晶体管；
[0017]第一电容的第一端与第一节点电连接，第一电容的第二端与第一电源线电连接；
[0018]第一晶体管的控制极与第一节点电连接，第一晶体管的第一极与第一电源线电连接，第一晶体管的第二极与第二节点电连接；
[0019]第二电容的第一端与第一节点连接，第二电容的第二端与第一电源线电连接；
[0020]第二晶体管的控制极与第一节点电连接，第二晶体管的第一极与第一电源线电连接，第二晶体管的第二极与第三节点电连接。
[0021]在示例性实施方式中，所述第一选择子电路包括：第三晶体管，所述第二选择子电路包括：第四晶体管；
[0022]第三晶体管的控制极与第一选择信号线电连接，第三晶体管的第一极与第二节点电连接，第三晶体管的第二极与第四节点电连接；
[0023]第四晶体管的控制极与第二选择信号线电连接，第四晶体管的第一极与第三节点电连接，第四晶体管的第二极与第四节点电连接。
[0024]在示例性实施方式中，还包括：写入子电路，所述驱动子电路包括：第一晶体管、第二晶体管、第一电容和第二电容，所述选择子电路包括：第三晶体管和第四晶体管，所述写入子电路包括：第五晶体管，所述第一晶体管和所述第二晶体管为驱动晶体管
[0025]第一晶体管的控制极与第一节点电连接，第一晶体管的第一极与第一电源线电连接，第一晶体管的第二极与第二节点电连接；
[0026]第二晶体管的控制极与第一节点电连接，第二晶体管的第一极与第一电源线电连接，第二晶体管的第二极与第三节点电连接；
[0027]第三晶体管的控制极与第一选择信号线电连接，第三晶体管的第一极与第二节点电连接，第三晶体管的第二极与第四节点电连接；
[0028]第四晶体管的控制极与第二选择信号线电连接，第四晶体管的第一极与第三节点电连接，第四晶体管的第二极与第四节点电连接；
[0029]第五晶体管的控制极与扫描信号线电连接，第五晶体管的第一极与数据信号线电连接，第五晶体管的第二极与第一节点电连接；
[0030]第一电容的第一端与第一节点电连接，第一电容的第二端与第一电源线电连接；
[0031]第二电容的第一端与第一节点连接，第二电容的第二端与第一电源线电连接。
[0032]在示例性实施方式中，所述第一晶体管至所述第五晶体管为N型晶体管。
[0033]在示例性实施方式中，所述第一驱动电流的电流值大于所述第二驱动电流的电流值。
[0034]在示例性实施方式中，所述第二晶体管的有源层的沟道区域的宽长比等于所述第一晶体管的有源层的沟道区域的宽长比的1/n，n为大于或者等于2的正整数，且小于或者等于20的正整数。
[0035]在示例性实施方式中，所述第二晶体管的栅氧化层电容等于所述第一晶体管的栅氧化层电容的1/n，n为大于或者等于2的正整数，且小于或者等于20的正整数。
[0036]在示例性实施方式中，所述第二晶体管的栅氧化层电容与所述第二晶体管的有源
层的沟道区域的宽长比的乘积等于所述第一晶体管的栅氧化层电容与所述第一晶体管的有源层的沟道区域的宽长比的乘积的1/n，n为大于或者等于2的正整数，且小于或者等于20的正整数。
[0037]在示例性实施方式中，所述像素电路设置在显示基板中，在显示基板的亮度大于阈值亮度的状态下，所述第一选择信号线的信号和所述第二选择信号线的信号均为有效电平信号，或者所述第一选择信号线的信号为有效电平信号，所述第二选择信号线的信号为无效电平信号；
[0038]在显示基板的亮度小于阈值亮度的状态下，所述第一选择信号线的信号为无效电平信号，所述第二选择信号线的信号为有效电平信号。
[0039]第二方面，本公开还提供了一种显示基板，包括：上述像素电路。
[0040]第三方面，本公开还提供了一种显示装置，包括：上述显示基板。
[0041]第四方面，本公开还提供了一种像素本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，被配置为驱动发光器件发光，所述像素电路至少包括：驱动子电路和选择子电路；所述驱动子电路，分别与第一电源线、第一节点、第二节点和第三节点电连接，被配置为在第一节点的信号的控制下，向第二节点提供第一驱动电流，向第三节点提供第二驱动电流；所述选择子电路，分别与第一选择信号线、第二选择信号线、第二节点、第三节点和第四节点电连接，被配置为在第一选择信号线和第二选择信号线的信号的控制下，向第四节点提供第二节点和/或第三节点的信号；所述发光器件，分别与第四节点和第二电源线电连接。2.根据权利要求1所述的像素电路，其特征在于，所述驱动子电路包括：第一驱动子电路和第二驱动子电路；所述第一驱动子电路，分别与第一电源线、第一节点和第二节点电连接，被配置为在第一节点的信号的控制下，向第二节点提供第一驱动电流；所述第二驱动子电路，分别与第一电源线、第一节点和第三节点电连接，被配置为在第一节点的信号的控制下，向第三节点提供第二驱动电流。3.根据权利要求1或2所述的像素电路，其特征在于，所述选择子电路包括：第一选择子电路和第二选择子电路；所述第一选择子电路，分别与第一选择信号线、第二节点和第四节点电连接，被配置为在第一选择信号线的信号的控制下，向第四节点提供第二节点的信号；所述第二选择子电路，分别与第二选择信号线、第三节点和第四节点电连接，被配置为在第二选择信号线的信号的控制下，向第四节点提供第三节点的信号。4.根据权利要求1所述的像素电路，其特征在于，还包括：写入子电路；所述写入子电路，分别与扫描信号线、数据信号线和第一节点电连接，被配置为在扫描信号线的信号的控制下，向第一节点提供数据信号线的信号。5.根据权利要求2所述的像素电路，其特征在于，所述第一驱动子电路包括：第一电容和第一晶体管，所述第二驱动子电路包括：第二电容和第二晶体管，所述第一晶体管和所述第二晶体管为驱动晶体管；第一电容的第一端与第一节点电连接，第一电容的第二端与第一电源线电连接；第一晶体管的控制极与第一节点电连接，第一晶体管的第一极与第一电源线电连接，第一晶体管的第二极与第二节点电连接；第二电容的第一端与第一节点连接，第二电容的第二端与第一电源线电连接；第二晶体管的控制极与第一节点电连接，第二晶体管的第一极与第一电源线电连接，第二晶体管的第二极与第三节点电连接。6.根据权利要求3所述的像素电路，其特征在于，所述第一选择子电路包括：第三晶体管，所述第二选择子电路包括：第四晶体管；第三晶体管的控制极与第一选择信号线电连接，第三晶体管的第一极与第二节点电连接，第三晶体管的第二极与第四节点电连接；第四晶体管的控制极与第二选择信号线电连接，第四晶体管的第一极与第三节点电连接，第四晶体管的第二极与第四节点电连接。
7.根据权利要求1所述的像素电路，其特征在于，还包括：写入子电路，所述驱动子电路包括：第一晶体管、第二晶体管、第一电容和第二电容，所述选择子电路包括：第三晶体管和第四晶体管，所述写入子电路包括：第五晶体管，所述第一晶体管和所述第二晶体管为驱动晶体管第一晶体管的控制极与第一节点电连接，第一晶体管的第一极与第一电源线电连接，第一晶体管的第二极与第二节点电连接；第二晶体管的控制极与第一节点电连接，第二晶体管的第一极与第一电源线电连接，第二晶体管的第二极与第三节点电连接；第三晶体管的控制极与第一选择信号线电连接，第三晶体管的第一极与第二节点电连接，第三晶体管的第二极与第四节点电连接；第四晶体管的控制极与第二选择信号线电连接，第四晶体管的第一极与第三节点电连接，第四晶体管的第二极与第四节点电连接；第五晶体管的控制极与扫描信号线电连接，第五晶体管的第一极与数据信号线电连接，第五晶体管的第二极与第一节点电连接；第一电容的第一...

【专利技术属性】
技术研发人员：段立业，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：