一种具有优化掺杂分布的氧化镓MOSFET器件制造技术

本发明专利技术公开了一种具有优化掺杂分布的氧化镓MOSFET器件，属于半导体器件领域。本发明专利技术所述氧化镓MOSFET器件相比于现有氧化镓MOSFET器件结构，将传统氧化镓MOSFET导电沟道层的掺杂浓度降低以提高击穿电压，并在氧化镓MOSFET导电沟道层中处于漏极和栅极之间的部分设置n型高掺杂区，将n型重掺杂源区扩展至栅金属电极下方，最终可实现在不损失太多击穿电压的同时大幅降低器件的特征导通电阻，克服传统器件击穿电压和特征导通电阻之间的矛盾，从而提升氧化镓MOSFET器件的PFOM。而提升氧化镓MOSFET器件的PFOM。

【技术实现步骤摘要】
一种具有优化掺杂分布的氧化镓MOSFET器件


[0001]本专利技术涉及半导体器件
，具体涉及一种具有优化掺杂分布的氧化镓MOSFET器件。

技术介绍

[0002]氧化镓(Ga2O3)是第三代宽带隙半导体材料，其禁带宽度为4.5eV～4.9eV，理论击穿场强达到了8MV/cm，远大于碳化硅(SiC)的2.5MV/cm和氮化镓(GaN)的3.3MV/cm。除此之外，氧化镓的巴利伽优值(3214)是碳化硅的10倍和氮化镓的4倍，因此氧化镓非常适合于制作超大功率器件。
[0003]氧化镓MOSFET(Metal
‑
Oxide
‑
SemiconductorField
‑
EffectTransistor)在导通的时候应当具有较低的特征导通电阻，在关断的时候应当具有较高的击穿电压，从而得到较高的功率品质因子(PFOM)。降低氧化镓MOSFET导电沟道层的掺杂浓度或增加处于栅极和漏极之间的导电沟道层长度可以提高击穿电压，但会导致特征导通电阻增大，因此击穿电压和特征导通电阻之间存在固有的矛盾关系，制约着氧化镓MOSFET的功率品质因子的提升。

技术实现思路

[0004]基于现有技术存在的缺陷，本专利技术的目的在于提供了一种具有优化掺杂分布的氧化镓MOSFET器件，该器件相比于现有氧化镓MOSFET器件结构，将传统氧化镓MOSFET导电沟道层的掺杂浓度降低为10
16
cm
‑3量级以提高击穿电压，并在氧化镓MOSFET导电沟道层中处于漏极和栅极之间的部分进行与重掺杂源区相同的掺杂以降低特征导通电阻，在处于栅极和漏极之间的导电沟道层中设置高掺杂浓度区域，最终可实现在不损失太多击穿电压的同时大幅降低特征导通电阻的技术效果，克服传统器件击穿电压和特征导通电阻之间的矛盾，从而提升氧化镓MOSFET器件的PFOM。
[0005]为了达到上述目的，本专利技术采取的技术方案为：
[0006]一种具有优化掺杂分布的氧化镓MOSFET器件，自下而上依次包括衬底、n型氧化镓导电沟道层、绝缘栅介质层和栅金属电极；所述n型氧化镓导电沟道层两端设有相互独立的n型重掺杂源区和n型重掺杂漏区，还设有同时与n型重掺杂漏区及衬底相接触的n型高掺杂区；所述n型重掺杂源区上表面设有相接触的源金属电极，n型重掺杂漏区上表面设有相接触的漏金属电极；所述源金属电极和漏金属电极之间设有钝化层，所述钝化层与绝缘栅介质层接触并包裹住栅金属电极；所述n型高掺杂区的上表面不高于n型氧化镓导电沟道层的上表面，n型高掺杂区的掺杂浓度高于n型氧化镓导电沟道层，所述n型氧化镓导电沟道层掺杂浓度量级为10
16
cm
‑3。
[0007]需要说明的是，所述n型氧化镓导电沟道层掺杂浓度是指n型氧化镓导电沟道层中除了n型重掺杂源区和n型重掺杂漏区以及n型高掺杂区以外的其余常规区域的掺杂浓度。
[0008]传统氧化镓MOSFET器件中，其整体的导电沟道层对特征导通电阻都有贡献，但是耐压层主要是处于栅极和漏极之间的部分导电沟道层。对于常规的氧化镓MOSFET，其导电
沟道层的掺杂浓度通常是均匀分布的，为10
17
cm
‑3～10
18
cm
‑3量级。这样掺杂浓度分布虽然对降低特征导通电阻是有益的，但同时也会导致耐压层的耐压特性因为高掺杂浓度而下降。另外，氧化镓MOSFET器件在关断的时候，导电沟道层中的电场峰值出现在栅极靠近漏极一侧，并向漏极方向呈下降趋势，这意味着导电沟道层在越靠近漏极的部分，其掺杂浓度的高低对击穿电压的影响越小，但对特征导通电阻的影响是固定的。基于上述现有情况和问题，专利技术人对传统氧化镓MOSFET器件的结构尤其是n型导电沟道层的掺杂结构进行优化，降低n型氧化镓导电沟道层的掺杂浓度至传统量级以下，从而提升器件的击穿电压。另一方面，将n型重掺杂源区扩展到了栅金属电极的下方，不仅不会对器件的击穿电压造成幅度影响，还可以有效降低器件的特征导通电阻。在漏金属电极一侧设置n型高掺杂区，通过该区域高于其他导电沟道层的掺杂浓度的效果，可以在不损失太大击穿电压的情况下降低特征导通电阻，进而提升器件整体的PFOM。
[0009]优选地，所述n型高掺杂区的掺杂浓度量级为10
17
cm
‑3。
[0010]更优选地，所述n型高掺杂区的掺杂浓度与n型氧化镓导电沟道层掺杂浓度之比为(1～6)：1。
[0011]更优选地，所述n型高掺杂区的掺杂浓度与n型氧化镓导电沟道层掺杂浓度之比为(1～4)：1。
[0012]经研究，当所述n型氧化镓导电沟道层掺杂浓度量级为10
16
cm
‑3，而n型高掺杂区的掺杂浓度量级为10
17
cm
‑3时，器件的击穿电压可以在降幅仅有5％以内(相比于常规掺杂分布的低量级掺杂浓度器件)的情况下其特征导通电阻可有效降低20％作用，从而明显提升器件的PFOM，相比于常规掺杂分布的低量级掺杂浓度器件PFOM增幅可达到10％以上。而随着n型高掺杂区的掺杂浓度进一步提升，由于器件的击穿电压下降过大，PFOM提升趋势开始平缓甚至有所降低。
[0013]优选地，所述n型氧化镓导电沟道层中处于源金属电极与栅金属电极之间区域的掺杂浓度与n型重掺杂源区相同。
[0014]本专利技术所述氧化镓MOSFET器件中的导电沟道层在两端设置了n型重掺杂区域后的中间区域主要分为三个区域，包括源金属电极和栅金属电极之间的区域(即位于n型重掺杂源区与栅金属电极正下方的导电沟道层部分之间的区域)，栅金属电极正下方的导电沟道层部分区域，以及栅金属电极和漏金属电极之间的区域(即位于n型重掺杂漏区与栅金属电极正下方的导电沟道层部分之间的区域)。一般而言，n型氧化镓导电沟道层中处于源金属电极与栅金属电极之间区域的掺杂浓度对于击穿电压而言不会存在较大影响，因此可通过设置该区域的掺杂浓度与n型重掺杂源区相同，以进一步降低器件的特征导通电阻。
[0015]优选地，所述n型高掺杂区与栅金属电极不接触且不在同一垂直方向上。
[0016]通过所述器件结构的设置，器件可在击穿电压降幅最低的情况下实现最佳的PFOM提升。
[0017]优选地，所述n型氧化镓导电沟道层、n型重掺杂源区、n型重掺杂漏区和n型高掺杂区中的氧化镓为单晶氧化镓。
[0018]优选地，所述绝缘栅介质层为二氧化硅、二氧化铪、氧化铝、钛酸钡中的至少一种。
[0019]优选地，所述钝化层为氮化硅、二氧化硅中的至少一种。
[0020]需要说明的是，本申请技术方案中绝缘栅介质层和钝化层的主要作用在于对栅金
属电极的绝缘和保护，该结构的组分组成并不局限于上述优选的范围，只要是可以起到相同或相似作用的组成结构均可被使用和替换。
[0021]优选地，所述氧化镓MOSFET器件的长度为5～10μm，n型氧化镓导电沟道层厚度的厚度为100本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有优化掺杂分布的氧化镓MOSFET器件，其特征在于，自下而上依次包括衬底、n型氧化镓导电沟道层、绝缘栅介质层和栅金属电极；所述n型氧化镓导电沟道层两端设有相互独立的n型重掺杂源区和n型重掺杂漏区，还设有同时与n型重掺杂漏区及衬底相接触的n型高掺杂区；所述n型重掺杂源区上表面设有相接触的源金属电极，n型重掺杂漏区上表面设有相接触的漏金属电极；所述源金属电极和漏金属电极之间设有钝化层，所述钝化层与绝缘栅介质层接触并包裹住栅金属电极；所述n型高掺杂区的上表面不高于n型氧化镓导电沟道层的上表面，n型高掺杂区的掺杂浓度高于n型氧化镓导电沟道层，所述n型氧化镓导电沟道层掺杂浓度量级为10
16
cm
‑3。2.如权利要求1所述具有优化掺杂分布的氧化镓MOSFET器件，其特征在于，所述n型高掺杂区的掺杂浓度量级为10
17
cm
‑3。3.如权利要求1所述具有优化掺杂分布的氧化镓MOSFET器件，其特征在于，所述n型高掺杂区的掺杂浓度与n型氧化镓导电沟道层掺杂浓度之比为(1～6)：1。4.如权利要求3所述具有优化掺杂分布的氧化镓MO...

【专利技术属性】
技术研发人员：韩根全，贾晓乐，
申请(专利权)人：西安电子科技大学杭州研究院，
类型：发明
国别省市：