一种薄膜晶体管及制备方法、阵列基板、显示装置制造方法及图纸

本申请公开了一种薄膜晶体管及制备方法、阵列基板、显示装置，包括：设置在衬底基板上的有源层，所述有源层包括沟道区；设置在所述有源层上的栅绝缘层，所述栅绝缘层界定出离子注入区，所述离子注入区包括位于中间的第一注入区以及位于所述第一注入区两侧的第二注入区，所述离子注入区在所述衬底基板上的正投影位于所述沟道区在所述衬底基板上的正投影重叠；所述第一注入区的第一上表面到所述有源层的上表面的距离小于所述第二注入区的第二上表面到所述有源层的上表面的距离。提高阈值电压的均匀性；改善薄膜晶体管的磁滞特性，提高显示效果；简化薄膜晶体管的制作工序，还可以避免对沟道区多晶硅膜层的损坏，提高有源层沟道区的膜层质量。区的膜层质量。区的膜层质量。

【技术实现步骤摘要】
一种薄膜晶体管及制备方法、阵列基板、显示装置


[0001]本申请一般涉及显示
，具体涉及一种薄膜晶体管及制备方法、阵列基板、显示装置。

技术介绍

[0002]LTPS(Low Temperature Poly
‑
Silicon，低温多晶硅)薄膜晶体管(Thin FilmTransistor,TFT)在显示产品中的应用非常广泛，例如：手机、手表、平板电脑等。LTPS技术可以通过对多晶硅半导体层进行掺杂的方法形成高迁移率的多晶硅半导体层，使显示屏具有高分辨率、高开口率、高反应速度和低功耗等优点。
[0003]多晶硅薄膜中由于晶粒间界缺陷态的大量存在且不均匀分布导致薄膜晶体管的阈值电压Vth的均匀不佳，尤其是当晶体管尺寸缩小时，阈值电压不均匀的问题将变得更为严重。阈值电压的涨落会导致OLED平板显示出现明暗相间的斑点或者条纹。
[0004]现有技术中，虽然氢化工艺可以在一定程度上填补晶粒间界态，从而提升TFT的阈值电压均匀性，但当器件温度高于300℃时氢容易断键而逸出，而过分的氢化又会产生过多的Si
‑
H键导致迁移率的下降。
[0005]因此，提供一种更加稳定可靠的增进阈值电压均匀性的方法进而保证器件有更好的显示特性已经成为本领域技术人员亟需解决的问题。

技术实现思路

[0006]鉴于现有技术中的上述缺陷或不足，期望提供一种薄膜晶体管及其制备方法、显示装置，可以增进薄膜晶体阈值电压的均匀性，简化制备工艺。
[0007]第一方面，本申请提供了一种薄膜晶体管，包括：
[0008]设置在衬底基板上的有源层，所述有源层包括沟道区；
[0009]设置在所述有源层上的栅绝缘层，所述栅绝缘层界定出离子注入区，所述离子注入区包括位于中间的第一注入区以及位于所述第一注入区两侧的第二注入区，所述离子注入区在所述衬底基板上的正投影位于所述沟道区在所述衬底基板上的正投影重叠；所述第一注入区的第一上表面到所述有源层的上表面的距离小于所述第二注入区的第二上表面到所述有源层的上表面的距离。
[0010]可选地，所述有源层为低温多晶硅半导体层，所述栅绝缘层为硅氧化物、硅氮化物和氮氧化硅中的任意一种或多种。
[0011]可选地，在沿所述沟道区宽度方向上，所述第一注入区上表面的各个位置到所述有源层的上表面的距离相等或者接近相等。
[0012]可选地，在沿所述沟道区宽度方向上，所述沟道区包括位于中间的高掺杂区和位于所述高掺杂区两侧的低掺杂区，所述高掺杂区的离子浓度大于所述低掺杂区的离子浓度。
[0013]可选地，所述第一注入区在所述衬底基板上的正投影至少覆盖所述高掺杂区在所
述衬底基板上的正投影。
[0014]可选地，在沿所述沟道区长度方向上，所述有源层包括分别设置在所述沟道区一侧的源区和漏区；
[0015]所述薄膜晶体管还包括：
[0016]层叠设置在所述栅绝缘层上的栅极层、层间介质层、源漏金属层，所述源漏金属层在所述源区和所述漏区分别与所述有源层接触，形成源极和漏极。
[0017]可选地，所述第一注入区的第一上表面到所述有源层的上表面的距离与所述第二注入区的第二上表面到所述有源层的上表面的距离的差值范围为30nm～120nm。
[0018]可选地，所述第二注入区在沿所述沟道区宽度方向上的宽度为所述沟道区宽度的1/20～1/3。
[0019]第二方面，本申请提供了一种薄膜晶体管的制备方法，用于制备如以上任一所述的薄膜晶体管，所述方法包括：
[0020]在衬底基板上形成有源层并图案化；
[0021]在所述有源层上形成栅绝缘层，并图案化形成所述第一注入区和所述第二注入区；
[0022]通过离子注入工艺，使得离子穿过所述栅绝缘层注入到所述有源层中，形成与所述第一注入区对应的高掺杂区以及与所述第二注入区对应的低掺杂区。
[0023]可选地，所述离子注入工艺中的注入离子为硼离子，以形成阈值电压为正偏型的所述薄膜晶体。
[0024]可选地，所述离子注入工艺中的注入离子为磷离子，以形成阈值电压为负偏型的所述薄膜晶体。
[0025]第三方面，本申请提供了一种阵列基板，包括阵列基板以及在所述阵列基板上阵列设置的多个如以上任一所述的薄膜晶体管。
[0026]第四方面，本申请提供了一种显示装置，包括如以上任一所述的阵列基板。
[0027]本申请的实施例提供的技术方案可以包括以下有益效果：
[0028]本申请实施例提供薄膜晶体管，通过在对应有源层的沟道区上形成不同厚度的栅绝缘层，通过采用同一掺杂工艺实现对薄膜晶体管进行阈值电压调整，实现在沟道区的中央区域实现高掺杂，在沟道区的边缘区域实现低掺杂，提高阈值电压的均匀性；改善薄膜晶体管的磁滞特性，提高显示效果；简化薄膜晶体管的制作工序，还可以避免对沟道区多晶硅膜层的损坏，提高有源层沟道区的膜层质量。
附图说明
[0029]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
[0030]图1为本申请的实施例提供的一种薄膜晶体管的俯视图；
[0031]图2为图1中A
‑
A处的截面示意图；
[0032]图3为图1中B
‑
B处的截面示意图；
[0033]图4为本申请的实施例提供的一种沟道区的布置示意图；
[0034]图5为本申请的实施例提供的另一种沟道区的布置示意图；
[0035]图6为本申请的实施例提供的一种沟道区的结构示意图；
[0036]图7为本申请的实施例提供的一种栅绝缘层的俯视图；
[0037]图8为本申请的实施例提供的一种薄膜晶体管制备方法的流程图。
具体实施方式
[0038]下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关专利技术，而非对该专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与专利技术相关的部分。
[0039]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
[0040]像素驱动电路中的驱动晶体管可产生驱动电流，发光元件响应该驱动电流而发光，其中，驱动晶体管产生的驱动电流与驱动晶体管的特性直接相关，TFT器件的稳定性对于面板显示画面的质量至关重要。但在实际的生产制造过程中，由于TFT器件中的电荷中心以及缺陷态的存在，会使得TFT在工作的过程中出现阈值电压的漂移，进而会引起显示屏上画面质量的消极变化。
[0041]例如，亚阈值摆幅为半导体输出特性曲线中从关态(截止状态)到开态(导通状态)的这部分曲线的斜率，该斜率越小，表示薄膜晶体管从关态到开态的响应速度越快，相应地，亚阈值摆幅特性越好，薄膜晶体管的性能也越好；该斜率越大，表示薄膜晶体管从关态到开态的响应速度越本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种薄膜晶体管，其特征在于，包括：设置在衬底基板上的有源层，所述有源层包括沟道区；设置在所述有源层上的栅绝缘层，所述栅绝缘层界定出离子注入区，所述离子注入区包括位于中间的第一注入区以及位于所述第一注入区两侧的第二注入区，所述离子注入区在所述衬底基板上的正投影位于所述沟道区在所述衬底基板上的正投影重叠；所述第一注入区的第一上表面到所述有源层的上表面的距离小于所述第二注入区的第二上表面到所述有源层的上表面的距离。2.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层为低温多晶硅半导体层，所述栅绝缘层为硅氧化物、硅氮化物和氮氧化硅中的任意一种或多种。3.根据权利要求1所述的薄膜晶体管，其特征在于，在沿所述沟道区宽度方向上，所述第一注入区上表面的各个位置到所述有源层的上表面的距离相等或者接近相等。4.根据权利要求1所述的薄膜晶体管，其特征在于，在沿所述沟道区宽度方向上，所述沟道区包括位于中间的高掺杂区和位于所述高掺杂区两侧的低掺杂区，所述高掺杂区的离子浓度大于所述低掺杂区的离子浓度。5.根据权利要求4所述的薄膜晶体管，其特征在于，所述第一注入区在所述衬底基板上的正投影至少覆盖所述高掺杂区在所述衬底基板上的正投影。6.根据权利要求1所述的薄膜晶体管，其特征在于，在沿所述沟道区长度方向上，所述有源层包括分别设置在所述沟道区一侧的源区和漏区；所述薄膜晶体管还包括：层叠设置在所述栅绝缘层上的栅极层、层间介质层、源漏金属层，所述源漏...

【专利技术属性】
技术研发人员：李栋，张慧娟，刘政，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：