【技术实现步骤摘要】
一种氮化镓P
‑
MOSFET晶体管结构及其制造方法
[0001]本专利技术涉及半导体器件
,具体涉及一种氮化镓P
‑
MOSFET晶体管结构及其制造方法。
技术介绍
[0002]氮化镓(GaN)作为具有代表性的第三代半导体材料,凭借其宽禁带、高饱和漂移速度、高热导率等突出特性,具有高耐压容量、高工作频率和大电流密度等优点,大大降低了导通损耗,使GaN功率器件具有大功率运行能力和高温条件下工作能力。近年来,横向结构GaN HEMT技术高速发展趋于成熟,基于P型栅的增强型GaN HEMT已实现商用化,且在快充、激光雷达(LiDAR)等领域已获得不同程度的应用。
[0003]全GaN单片集成技术作为该领域重要发展趋势与研究热点之一,旨在将逻辑信号产生、驱动控制、功率变换、监测与保护等模块进行集成,减小芯片互联带来的寄生效应(信号串扰、互联损耗、ESD等)。相比GaN分立功率器件,GaN单片集成技术能够最大限度地发挥GaN高频、高效的核心性能优势。然而,目前全GaN单片集成技术的发展还处于初级阶段,其主要原因之一在于P沟道晶体管的研制仍然不成熟。由于缺乏高性能、高可靠性的P沟道晶体管,在设计全GaN单片集成电路时,不得不依赖于二维电子气(2DEG)导电的N沟道晶体管(N
‑
HEMT)进行代替,导致电路设计难度增大、静态功耗高、功能不完善等问题,严重限制了GaN IC的发展与应用。基于CMOS的互补逻辑电路则具有更合适的电压转换阈值、较高的噪声容限和更灵活的电路 ...
【技术保护点】
【技术特征摘要】
1.一种氮化镓P
‑
MOSFET晶体管结构及其制造方法,包括外延衬底基片(1)、设置在衬底基片(1)上表面的氮化镓缓冲层(2)、设置在氮化镓缓冲层(2)上表面的非故意掺杂氮化镓沟道层(3)、设置在非故意掺杂氮化镓沟道层(3)上的第一铝氮插入层(51)、设置在第一铝氮插入层(51)上的铝镓氮势垒层(4)、设置在铝镓氮势垒层(4)上的第二铝氮插入层(52)、设置在第二铝氮插入层(52)上的P型氮化镓沟道层(6)、设置P型氮化镓沟道层(6)上的介质钝化层(7)、以及金属电极,所述第二铝氮插入层(52)与P型氮化镓沟道层(6)的连接界面处生成二维空穴气;所述金属电极包括栅极(9)、源极(10)、漏极(11),其中源极(10)和漏极(11)分别位于晶体管顶部的两端,栅极(9)位于晶体管顶部的中部,且源极(10)和漏极(11)沿器件垂直方向贯穿介质钝化层(7)后与P型氮化镓沟道层(6)的上表面接触;其特征在于,所述栅极(9)沿器件垂直方向贯穿介质钝化层(7)后,沿器件纵向方向,栅极(9)的两端沿器件垂直方向完全贯穿P型氮化镓沟道层(6),而栅极(9)的中部沿器件垂直方向部分贯穿P型氮化镓沟道层(6),并且在栅极(9)的两端沿器件横向方向的中部,还具有凸起结构,凸起结构沿器件垂直方向依次完全贯穿第二铝氮插入层(52)、铝镓氮势垒层(4)、第一铝氮插入层(51)后与非故意掺杂氮化镓沟道层(3)上表面接触;所述器件垂直方向、器件横向方向和器件纵向方向构成三维直角坐标系,并且器件横向方向是由源极(10)指向漏极(11)的方向,器件垂直方向是由器件顶部指向底部的方向;所述栅极(9)与第二铝氮插入层(52)的上表面之间、栅极(9)与P型氮化镓沟道层(6)之间、栅极(9)与源极(10)之间的介质钝化层(7)上表面、栅极(9)与漏极(11)之间的介质钝化层(7)上表面具有栅介质层(8)。2.根据权利要求1所述的一种氮化镓P
‑
MOSFET晶体管结构及其制造方法,其特征在于,所述栅极(9)位于P型氮化镓沟道层(6)中的部分是通过对P型氮化镓沟道层(6)进行部分刻蚀形成的,栅极(9)位于P型氮化镓沟道层(6)中的部分用于调控器件阈值电压,并恢复非故意掺杂氮化镓沟道层(3)与第一铝氮插入层(51)界面的二维电子气。3.根据权利要求1所述的一种氮化镓P
‑
MOSFET晶体管结构及其制造方法,其特征在于,所述栅极(9)位于P型氮化镓沟道层(6)中的部分通过栅极(9...
【专利技术属性】
技术研发人员:周琦,陈匡黎,柏鹏翔,朱厉阳,张波,
申请(专利权)人:电子科技大学,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。