具有可配置内部错误校正模式的存储器装置制造方法及图纸

本申请案是针对具有可配置内部错误校正模式的存储器装置。举例来说，主机装置可指示存储器系统将使用一或多个通信(例如，消息)实施单错误校正双错误检测(SECDED)操作。在另一实例中，所述存储器系统可经硬连线以针对某些选项执行SECDED。所述存储器系统可调适与单错误校正(SEC)操作相关联的电路系统以在不明显地影响裸片大小的情况下实施SECDED操作。为了使用SEC电路系统实施SECDED操作，所述存储器系统可包含一些额外电路系统以改变所述SEC电路系统的用途以用于SECDED操作。路系统的用途以用于SECDED操作。路系统的用途以用于SECDED操作。

【技术实现步骤摘要】
具有可配置内部错误校正模式的存储器装置
[0001]分案申请的相关信息
[0002]本案是分案申请。该分案的母案是申请日为2020年2月18日、专利技术名称为“具有可配置内部错误校正模式的存储器装置”、申请号为202080014991.2的专利技术专利申请案。
[0003]交叉引用
[0004]本专利申请案要求2020年2月18日由沙佛(Schaefer)等人申请的标题为“具有可配置内部错误校正模式的存储器装置(MEMORY DEVICE WITH CONFIGURABLE INTERNAL ERROR CORRECTION MODES)”的第PCT/US2020/018672号PCT申请案(其要求2020年2月17日由沙佛等人申请的标题为“具有可配置错误校正模式的存储器装置(MEMORY DEVICE WITH CONFIGURABLE ERROR CORRECTION MODES)”的第16/792,820号美国专利申请案的优先权)和2019年2月19日由沙佛等人申请的标题为“具有可配置错误校正模式的存储器装置(MEMORY DEVICE WITH CONFIGURABLE ERROR CORRECTION MODES)”的第62/807,520号美国临时专利申请案的优先权，所述申请案中的每一者让与给本受让人且明确地以引用方式并入本文中。


[0005]
涉及具有可配置内部错误校正模式的存储器装置。

技术介绍

[0006]下文大体上涉及一种存储器系统，且更具体地说，涉及具有可配置内部错误校正模式的存储器装置。
[0007]存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。举例来说，二进制装置最经常存储两个状态中的一个，经常由逻辑1或逻辑0表示。在其它装置中，可存储两个以上状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存取信息，装置的组件可对存储器装置中的状态进行写入或编程。
[0008]存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。非易失性存储器，例如FeRAM，可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。易失性存储器装置(例如，DRAM)除非被外部电源周期性地刷新，否则可随时间推移而丢失其存储的状态。
[0009]在一些情况下，存储器装置(例如，DRAM装置)可从外部装置(例如，主机装置)接收命令或数据。在一些情况下，可能会将错误引入到在内部存储于存储器装置中的数据中。

技术实现思路

[0010]描述一种方法。所述方法可包含：识别经配置以用于以用于执行至少一个单错误
校正(SEC)操作的第一模式和用于执行单错误校正双错误检测(SECDED)操作的第二模式操作的存储器装置正以所述第二模式操作；由以所述第二模式操作的所述存储器装置经由通道接收数据；由所述存储器装置至少部分地基于经由所述通道接收所述数据而使用所述SECDED操作确定与所述数据相关联的错误检测信息；将所述数据和所述错误检测信息存储在存储器单元阵列中；从所述存储器单元阵列检索所述数据和所述错误检测信息；以及至少部分地基于所述存储器装置正以所述第二模式操作而使用从所述存储器单元阵列检索的所述错误检测信息对从所述存储器单元阵列检索的所述数据执行所述SECDED操作。
[0011]描述一种设备。所述设备可包含：存储器单元阵列，每一存储器单元包括电容性存储元件；收发器，其经配置以经由数据通道与主机装置传达数据；以及错误检测逻辑，其与所述收发器耦合且经配置而以用于使用至少一个单错误校正(SEC)操作确定与所述数据相关联的错误检测信息的第一模式操作，且经配置而以用于使用单错误校正双错误检测(SECDED)操作确定与所述数据相关联的错误检测信息的第二模式操作。
[0012]描述一种方法。所述方法可包含：识别经配置而以用于执行至少一个单错误校正(SEC)操作的第一模式和用于执行单错误校正双错误检测(SECDED)操作的第二模式操作的存储器装置正以所述第二模式操作；由正以所述第二模式操作的所述存储器装置经由与所述存储器装置耦合的数据通道接收数据；由所述存储器装置确定与所述数据相关联的码字及与所述数据的各部分相关联的一或多个奇偶校验位；以及至少部分地基于所述存储器装置正以所述第二模式操作而使用所述码字和所述一或多个奇偶校验位对所述数据执行错误检测操作。
附图说明
[0013]图1说明支持如本文中所公开的可配置错误校正模式的系统的实例。
[0014]图2说明支持如本文所公开的可配置错误校正模式的存储器裸片的实例。
[0015]图3说明支持如本文中所公开的可配置错误校正模式的系统的实例。
[0016]图4说明支持如本文中所公开的可配置错误校正模式的信息突发的实例。
[0017]图5说明支持如本文中所公开的可配置错误校正模式的处理流程的实例。
[0018]图6展示支持如本文中所公开的可配置错误校正模式的装置的框图。
[0019]图7到12展示说明根据如本文中所公开的支持可配置错误校正模式的一或多种方法的流程图。
具体实施方式
[0020]存储器装置可在各种条件下作为电子设备的部分进行操作，所述电子设备如个人计算机、无线通信装置、服务器、物联网(IoT)装置、机动车的电子组件，等。在一些情况下，支持某些实施方案(例如，机动车，在一些情况下具有自主或半自主驾驶能力)的应用程序的存储器装置可能受制于增大的可靠性约束。由此，用于一些应用(例如，汽车应用)的存储器装置(例如，DRAM)可预期以基于相对较高行业规范的可靠性(例如，较高可靠性约束)进行操作。
[0021]在一些情况下，由存储器装置存储的数据可能受损。数据损坏可指代数据的无意变化，且因此可指代由一或多个存储器单元存储的数据(例如，从逻辑一(1)到逻辑零(0)，
或者反过来)的非预期变化。位值与其原始和预期值的偏差可称为错误、位错误或数据错误。一些存储器装置可经配置以在内部检测且在至少一些情况下校正(修复)此类数据损坏或错误，从而恢复损坏前所希望的数据。举例来说，作为写入操作的部分，存储器装置可产生一或多个错误检测码字，且将那些码字连同从主机装置接收的数据一起存储在存储器单元阵列中。在执行读取操作以检索数据后，存储器装置还可检索错误检测码字，且执行错误检测或错误校正操作以修正可能已由存储器装置引入的数据中的任何错误。此类错误检测及校正可依赖于包含一或多个错误校正码(ECC)(例如，汉明码)的错误检测信息。错误检测操作可为检测或校正数据集中的错误的任何操作，且相关过程、程序和技术可称为错误检测本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，其中所述存储器装置经配置以：使用第一码字大小配置或第二码字大小配置执行操作，其中所述第一码字大小配置与第一数量的数据位及第一数量的错误校正码ECC位相关联，且其中所述第二码字大小配置与第二数量的数据位及第二数量的ECC位相关联，且其中所述存储器装置经配置以：当配置为所述第一码字大小配置时，以第一模式操作，所述第一模式用于以所述第一数量的ECC位对多个码字同时执行多个单错误校正SEC操作；及当配置为所述第二码字大小配置时，以第二模式操作，所述第二模式用于以所述第二数量的ECC位对单个码字执行单错误校正双错误检测SECDED操作。2.根据权利要求1所述的存储器装置，其中所述存储器装置包括：经配置以执行所述多个SEC操作或所述SECDED操作的电路系统。3.根据权利要求2所述的存储器装置，其中所述电路系统包括用于使用所述第一数量的ECC位来执行所述SEC操作的第一电路系统及用于使用所述第一数量的ECC位来执行所述SEC操作的第二电路系统，且其中，当以用于以所述第二数量的ECC位执行所述SECDED操作的所述第二模式操作时，所述第一电路系统和所述第二电路系统经配置以使用所述第二数量的ECC位来执行所述SECDED操作。4.根据权利要求1所述的存储器装置，其中所述存储器装置进一步经配置以：至少部分地基于以所述第一模式或所述第二模式操作，来校正从主机装置接收到的数据中的错误，其中所述第一模式和所述第二模式与检测和校正单位错误相关联，且所述第二模式另外与检测双位错误相关联。5.根据权利要求1所述的存储器装置，其中所述存储器装置包括存储器阵列，所述存储器阵列包括在多行的每一行中的多个存储器单元，其中所述多个存储单元包括与存储所述第一数量的数据位或所述第二数量的数据位相关联的存储器单元的第一部分，和与存储所述第一数量的ECC位或所述第二数量的ECC位相关联的存储器单元的第二部分。6.根据权利要求1所述的存储器装置，其中ECC位的所述第二数量小于ECC位的所述第一数量的两倍。7.根据权利要求1所述的存储器装置，其中数据位的所述第一数量是128，且ECC位的所述第一数量是8。8.根据权利要求1所述的存储器装置，其中数据位的所述第二数量是256，且ECC位的所述第二数量是10。9.根据权利要求1所述的存储器装置，其中所述第一码字大小配置与第一数据通道宽度相关联，且所述第二码字大小配置与不同于所述第一数据通道宽度的第二数据通道宽度相关联。10.一种存储器装置，其中所述存储器装置经配置以：使用与第一码字大小相关联的第一配置或与大于所述第一码字大小的第二码字大小相关联的第二配置执行操作，其中所述存储器装置经配置以：当配置为所述第一配置时，以第一模式操作，所述第一模式用于同时执行多个单错误校正SEC操作，其中执行所述多个SEC操作包括：针对用以将数据存储在所述存储器装置的存储单元阵列中的写入操作，从主机装置接收第一数据和第二数据；
识别用于所述第一数据的第一错误校正码ECC码字和用于所述第二数据的第二ECC码字，所述第一ECC码字及所述第二ECC码字与所述第一码字大小相关联；将所述第一数据、所述第一ECC码字、所述第二数据及所述第二ECC码字存储在所述存储单元阵列中；针对用以从所述存储器单元阵列读取所述第一数据和第二数据的第一读取操作，检索所述第一ECC码字和所述第二ECC码字；至少部分地基于所述检索而产生第三ECC码字及第四ECC码字；及至少部分地基于比较所述第一ECC码字和所述第三ECC码字或基于比较所述第二ECC码字和所述第四ECC码字来检测第一错误；及当配置为所述第二配置时，以第二模式操作，所述第二模式用于执行单错误校正双错误检测SECDED操作。11.根据权利要求10所述的存储器装置，其...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：