基于FPGA的国产DSP远程加载方法、设备及介质技术

本发明专利技术公开了一种基于FPGA的国产DSP远程加载方法、设备及介质，属于国产芯片应用领域，包括：S1，启动并复位FT

【技术实现步骤摘要】
基于FPGA的国产DSP远程加载方法、设备及介质


[0001]本专利技术涉及国产芯片领域，更为具体的，涉及一种基于FPGA的国产DSP远程加载方法、设备及介质。

技术介绍

[0002]综合化电子系统的特点是系统中大部分功能都是通过对通用硬件模块加注不同的软件来实现。通用硬件模块常用的嵌入式处理器包括现场可编程门阵列FPGA、数字信号处理器DSP、通用处理器GPP。FPGA具有丰富输入输出管脚和任务并行执行性，DSP具有高效数据处理能力和方便灵活的调试开发环境，GPP能够有效支持这些非数字信号处理类的控制密集型应用，这三类嵌入式处理器各有优势，用于综合化系统中运行不同程序以处理不同类型的任务，其强大的性能通过运行在其中程序发挥出来。
[0003]目前综合化电子信息系统主要包括通用数据处理模块(DPM)、通用信号处理模块(SPM)、网络交换模块(RCM)、系统控制模块(SCM)和高速大规模存储模块(MMM)。模块在功能单元划分与设计上，遵循模块通用功能框架要求进行。模块通用功能框架要求为：每个模块由模块支持单元(MSU)、处理单元(PU)、路由单元(RU)、网络接口单元(NIU)、电源支持部件(PSE)、模块物理接口(MPI)等单元组成，实现模块硬件电路的标准化通用化与综合化设计。其中，MSU是每个硬件模块都具备的单元，通常通过控制总线与系统控制相连，用于接收系统控制指令完成上电控制、复位控制、程序加载、程序更新、电流采集、电压采集、温度采集、健康状态上报等板级管理。
[0004]在现有技术中，飞腾M6678(简写为FT
‑
M6678)为国防科大完全自主研发的国产化DSP，单核心的浮点理论运算速度达到16GFLOPS，具有功能强大的FFT协处理器，是当前综合化电子系统主力DSP芯片，通常用于综合化电子系统通用信号处理硬件模块。飞腾M6678采用28nm工艺，内部集成8颗C66x处理器，单核主频1Hz，具有DDR3控制器、DMA控制器、SRIO接口、EMIF接口、GPIO接口、UART接口、SPI接口外设，其工作需要的内核、SERDES内核、数字IO、DDR、SERDES IO等多种供电电源。
[0005]相比现有技术中的TI C6678芯片的多级启动加载，飞腾M6678的自启动模式没有第一笔加载程序必须小于等于1KB的限制，常规启动加载模式为通过EMIF、SPI等接口访问外挂的Flash芯片，将提前固化在Flash中的完整代码数据(长度无限制)读出并解析搬移至指定内存地址后运行。
[0006]本专利技术针对现有飞腾M6678芯片的加载技术方案进行改进，旨在解决加载效率、加载可靠性方面的技术问题。

技术实现思路

[0007]本专利技术的目的在于克服现有技术的不足，提供一种基于FPGA的国产DSP远程加载方法、设备及介质，解决了FPGA代替Flash模式下无法同时保证DSP加载的正确性和高效率的技术问题，提高了加载效率和可靠性。
[0008]本专利技术的目的是通过以下方案实现的：
[0009]一种基于FPGA的国产DSP远程加载方法，包括：
[0010]S1，FPGA将FT
‑
M6678芯片的启动模式设置为BYPASS模式，启动并复位FT
‑
M6678芯片；
[0011]S2，FT
‑
M6678芯片的自加载启动程序RBL自启动后，加载一级用户启动程序Bootloader程序，由Bootloader程序判断是否为第一次启动，如是第一次启动则进行步骤S3，否则进行S4；
[0012]S3，当前步骤为第一次启动，提高FT
‑
M6678芯片的主频率至最高频率后，进行步骤S5；
[0013]S4，当前步骤不为第一次启动，读取此前启动时记录的频率数值X，当X大于设定地调整值时，提高DSP主频率至(X
‑
调整值)，当X小于等于调整值时，保持BYPASS模式后，进行步骤S5；
[0014]S5，FT
‑
M6678芯片与MSU芯片进行握手，确认数据是否准备就绪稳定可读，握手成功进行步骤S6，否则进行步骤S7；
[0015]S6，FT
‑
M6678芯片与MSU握手成功，开始从MSU芯片处读取应用程序数据，接收到全部数据后进行CRC校验，校验通过，则解析并搬移程序数据至指定内存地址，启动应用程序，否则进行步骤S7；
[0016]S7，若FT
‑
M6678芯片与MSU芯片在超时时间内握手不成功或接收完收据后CRC校验不成功，则记录当前芯片工作频率，通知MSU芯片复位FT
‑
M6678芯片，重新进行步骤S1。
[0017]进一步地，FT
‑
M6678芯片在所述BYPASS模式下主时钟与输入时钟相同，没有经过倍频，为FT
‑
M6678启动时能够设定的最低速率档位。
[0018]进一步地，所述Bootloader程序为用户应用程序执行之前的用户启动程序，为芯片固有自启动程序引导启动的第一级用户程序，功能为初始化基本外设，并完成将后续第二级实际应用程序搬移至目标内存地址并加载的任务。
[0019]进一步地，所述的频率数值X为自适应配置的系统主频，FT
‑
M6678芯片通过EMIF接口存储在MSU芯片的寄存器中，每次启动失败后记录本次使用的系统频率数值X，在重新尝试时自适应地降低FT
‑
M6678芯片的时钟频率；若降低到调整值后仍然无法保证数据的稳定性，则不做倍频，继续使用BYPASS模式，若BYPASS模式仍无法正确加载，则FT
‑
M6678芯片通过EMIF通知MSU芯片进行整个模块的重新启动。
[0020]进一步地，FT
‑
M6678芯片与MSU芯片间的握手及通知均通过EMIF接口，握手方式为直接访问EMIF地址空间标识，MSU准备好数据后将就绪标识置1，DSP等待就绪标识为1时才进行数据的读取。
[0021]进一步地，所述MSU芯片为95T型号。
[0022]进一步地，在步骤S4中，每次的频率调整值设定为200MHz。
[0023]进一步地，在步骤S3中，芯片支持的最高主频率为1GHz。
[0024]一种计算机设备，所述计算机设备包括处理器和存储器，所述存储器中存储有计算机程序，当所述计算机程序被所述处理器加载并执行如上任一项所述的方法。
[0025]一种计算机可读存储介质，在可读存储介质中存储有计算机程序，所述计算机程序被处理器加载并执行如上任一项所述的方法。
[0026]本专利技术的有益效果包括：
[0027]本专利技术解决了FPGA代替Flash模式下无法同时保证DSP加载的正确性和高效率的技术问题。
[0028]本专利技术在FT
‑
M6678的自启动加载程序(RBL程序)基础上增加一级用户启本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的国产DSP远程加载方法，其特征在于，包括：S1，FPGA将FT
‑
M6678芯片的启动模式设置为BYPASS模式，启动并复位FT
‑
M6678芯片；S2，FT
‑
M6678芯片的自加载启动程序RBL自启动后，加载一级用户启动程序Bootloader程序，由Bootloader程序判断是否为第一次启动，如是第一次启动则进行步骤S3，否则进行S4；S3，当前步骤为第一次启动，提高FT
‑
M6678芯片的主频率至最高频率后，进行步骤S5；S4，当前步骤不为第一次启动，读取此前启动时记录的频率数值X，当X大于设定地调整值时，提高DSP主频率至(X
‑
调整值)，当X小于等于调整值时，保持BYPASS模式后，进行步骤S5；S5，FT
‑
M6678芯片与MSU芯片进行握手，确认数据是否准备就绪稳定可读，握手成功进行步骤S6，否则进行步骤S7；S6，FT
‑
M6678芯片与MSU握手成功，开始从MSU芯片处读取应用程序数据，接收到全部数据后进行CRC校验，校验通过，则解析并搬移程序数据至指定内存地址，启动应用程序，否则进行步骤S7；S7，若FT
‑
M6678芯片与MSU芯片在超时时间内握手不成功或接收完收据后CRC校验不成功，则记录当前芯片工作频率，通知MSU芯片复位FT
‑
M6678芯片，重新进行步骤S1。2.根据权利要求1所述的基于FPGA的国产DSP远程加载方法，其特征在于，FT
‑
M6678芯片在所述BYPASS模式下主时钟与输入时钟相同，没有经过倍频，为FT
‑
M6678启动时能够设定的最低速率档位。3.根据权利要求1所述的基于FPGA的国产DSP远程加载方法，其特征在于，所述Boo...

【专利技术属性】
技术研发人员：张伟达，邵龙，朱道山，韩永青，高凯，赵衡，
申请(专利权)人：中国电子科技集团公司第十研究所，
类型：发明
国别省市：