【技术实现步骤摘要】
一种锁相环跳频时间的优化方法
[0001]本专利技术涉及一种锁相环跳频时间的优化方法,属于锁相环
技术介绍
[0002]锁相环作为一种常见的信号产生方式,应用十分广泛,其基本实现框图如图1。
[0003]对于基本的锁相环,一旦其器件选型和环路参数确定后,其各项指标基本确定,一般情况下跳频间隔越大,跳频时间越长。
[0004]一般锁相环在相邻频点频率跳变时,跳频时间比较小。但是当频率跨度较大时,例如首尾频点跳变时,跳频时间会变大很多,对于随机跳频的应用来说,需要按照最大跳频时间来预估,这样整个锁相环的输出频率跳频时间就是首尾频点的跳频时间。相邻频点跳频时间再小也没有实际意义。
[0005]目前比较通用的方法是通过DAC预置一个电压,如图2,先将振荡器预置到目标频点附件,然后切换至正常环路进行锁定。这种办法主要的问题是需要对应的修改硬件,增加硬件成本和体积。
技术实现思路
[0006]针对上述技术问题,本专利技术的目的是提供一种锁相环跳频时间的优化方法,该方法旨在不增加硬件成本的 ...
【技术保护点】
【技术特征摘要】
1.一种锁相环跳频时间的优化方法,其特征在于:使用鉴相器HIK模式,获得增大的电荷泵电流,使整个锁相环的环路带宽变宽,使其频点快速跳变,然后再改回正常模式。2.根据权利要求1所述的一种锁相环跳频时间的优化方法,其特征在于,具体包括以下步骤:当T0时刻,接收到跳频指令,向鉴相器发...
【专利技术属性】
技术研发人员:祖光乐,王涛,朱剑平,
申请(专利权)人:北京中科睿信科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。