本发明专利技术属于功率半导体技术领域，涉及一种具有非对称沟道的槽栅DMOS器件，其元胞结构包括金属化漏极、位于金属化漏极之上的重掺杂第一导电类型半导体衬底、位于第一导电类型半导体衬底之上的轻掺杂第一导电类型半导体轻掺杂外延层；位于所述轻掺杂第一导电类型半导体轻掺杂外延层之上的第二导电类型半导体体区；本发明专利技术通过采用非对称的结构，在多晶硅栅的一侧形成垂直沟道，另一侧形成L型的沟道，使载流子流经的沟道区更长，迁移率对漏极电流温度系数的影响增大，从而更早的使器件进入电流负温度特性区间，降低器件漏极电流的零温度点。此外还可以通过调整L型沟道和垂直沟道的比例，来改变器件的沟道电阻。来改变器件的沟道电阻。来改变器件的沟道电阻。
【技术实现步骤摘要】
一种具有非对称沟道的槽栅DMOS器件
[0001]本专利技术涉及功率半导体器件
，具体涉及到一种具有非对称沟道的槽栅DMOS器件。
技术介绍
[0002]功率半导体器件是进行功率处理的半导体器件，其结合微电子技术与电力电子技术，构成了电力电子技术的基础和核心。功率DMOS因其开关速度快、输入阻抗高、损耗小、驱动简单、频率特性好等优点，在功率变换领域起到重要作用，其发展过程是在保持自身优点的基础上不断提高耐压降低损耗的过程。传统的DMOS器件是一种采用双扩散工艺的平面结构，它是第一个成功商业应用的功率DMOS，对功率DMOS的发展起到了关键的推动作用，但是其内部JFET区的存在使器件的导通电阻较大，是功率器件的发展所不希望的，这为槽栅功率器件的发展提供了机会。槽栅DMOS采用U型沟槽结构，导电沟道为纵向沟道，元胞密度高，电流处理能力大，因为其结构中消除了JFET区而使器件导通损耗较低而发展起来，广泛应用于低压领域。
[0003]在低压和超低压应用方向，随着近年工艺的不断发展和优化，功率DMOS的小电流温度不稳定性带来的问题逐渐暴露出来。DMOS器件在大电流条件下的工作电流呈现出负温度特性，而在小电流时则呈现正温度特性，这是由于大电流下占主导地位的是迁移率的温度特性，小电流下占主导地位的是阈值电压的温度特性。当迁移率的温度特性和阈值电压的温度特性对电流的影响正好相反，二者的作用能够实现相互抵消的电流点即器件的零温度点。当DMOS的漏极电流小于零温度点时呈现正温特性，大于零温度点时呈现负温特性。由于漏极电流的正温度特性可能会造成器件的失效甚至烧毁，为了使器件的热稳定性更好，希望器件的零温度点尽可能的小。
技术实现思路
[0004]本专利技术的目的是针对上述问题，提供一种提高小电流稳定性的槽栅DMOS器件，实现更低的零温度点，使器件更早的进入电流负温度特性区域，提高低压DMOS在小电流下的稳定性。
[0005]为实现上述专利技术目的，本专利技术技术方案如下：
[0006]一种具有非对称沟道的槽栅DMOS器件，其元胞结构包括金属化漏极1、位于金属化漏极1之上的重掺杂第一导电类型半导体衬底2、位于第一导电类型半导体衬底2之上的轻掺杂第一导电类型半导体轻掺杂外延层3；位于所述轻掺杂第一导电类型半导体轻掺杂外延层3之上的第二导电类型半导体体区4；
[0007]所述轻掺杂第一导电类型半导体轻掺杂外延层3的顶部具有沟槽，所述沟槽的下表面低于第二导电类型半导体体区4的下表面，所述第二导电类型半导体体区4上设有左右两个多晶硅栅电极13，所述多晶硅栅电极13呈L型，多晶硅栅电极13包括位于第二导电类型半导体体区4侧面的垂直段和位于第二导电类型半导体体区4上方的水平段；
[0008]左侧的多晶硅栅电极13与第二导电类型半导体体区4通过第二栅氧化层11实现隔离；右侧的多晶硅栅电极13与第二导电类型半导体体区4通过第一栅氧化层10实现隔离；
[0009]所述第一栅氧化层10与右侧的第二导电类型半导体体区4相接触的半导体区域为第一沟道区5；所述第二栅氧化层11与左侧的第二导电类型半导体体区4相接触的半导体区域为第二沟道区6；所述第二导电类型半导体体区4的顶部在2个多晶硅栅电极13之间具有第一导电类型半导体重掺杂源区I7、第一导电类型半导体重掺杂源区II9和第二导电类型半导体重掺杂接触区8；所述第一导电类型半导体重掺杂源区I7的侧面和第一沟道区5直接接触；所述第一导电类型半导体重掺杂源区9的侧面和第二沟道区6直接接触；金属通孔14位于第二导电类型半导体重掺杂接触区8、第一导电类型半导体重掺杂源区II9上方，所述第二导电类型半导体重掺杂接触区8、第一导电类型半导体重掺杂源区I7、第一导电类型半导体重掺杂源区II9通过上方的金属通孔14与位于器件上表面的金属化源极15相接触；多晶硅栅电极13通过氧化层12实现与金属化源极15、金属通孔14、第一导电类型半导体重掺杂源区I7、第一导电类型半导体重掺杂源区II9、轻掺杂第一导电类型半导体轻掺杂外延层3的隔离；
[0010]作为优选方式，器件由若干个上述具有L型多晶硅栅电极13的元胞和若干个传统的沟槽栅mosfet元胞构成，二者所占的比例可调。
[0011]作为优选方式，重掺杂的掺杂浓度为1E18cm
‑3‑
1E19cm
‑3，轻掺杂的掺杂浓度为1E15cm
‑3‑
1E16cm
‑3。
[0012]作为优选方式，器件中的硅材料替换为碳化硅、砷化镓、磷化铟或锗硅半导体材料。
[0013]本专利技术的有益效果为：本专利技术采用非对称结构，在多晶硅栅的一侧形成垂直沟道，另一侧形成L型沟道，L型的第一沟道区5由横向区域和纵向区域构成，载流子流经的沟道区域更长，使迁移率对漏极电流温度系数的影响增大，从而更早的使器件进入电流负温度特性区间，降低器件漏极电流的零温度点对应的漏极电流I
D*
，提高低压DMOS在小电流下的可靠性，如图2和图3所示。同时，可以调整L型沟道和垂直沟道的比例，来改变器件的沟道电阻，调整导通电阻。
附图说明
[0014]图1是本专利技术实施例1的一种具有非对称沟道的槽栅DMOS器件结构示意图；
[0015]图2是本专利技术实施例1的不同温度下的转移特性曲线与零温度点对应的漏极电流I
D*
示意；
[0016]图3是本专利技术实施例1的沟道长度与1/I
D*
的关系。
[0017]1为金属化漏极，2为重掺杂第一导电类型半导体衬底，3为轻掺杂第一导电类型半导体轻掺杂外延层，4为第二导电类型半导体体区，5为第一沟道区，6为第二沟道区，7为第一导电类型半导体重掺杂源区I，8为第二导电类型半导体重掺杂接触区，9为第一导电类型半导体重掺杂源区II，10为第一栅氧化层，11为第二栅氧化层，12为氧化层，13为多晶硅栅电极，14为金属通孔，15为金属化源极。
具体实施方式
[0018]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0019]实施例1
[0020]如图1所示，本实施例提供一种具有非对称沟道的槽栅DMOS器件，其元胞结构包括金属化漏极1、位于金属化漏极1之上的重掺杂第一导电类型半导体衬底2、位于第一导电类型半导体衬底2之上的轻掺杂第一导电类型半导体轻掺杂外延层3；位于所述轻掺杂第一导电类型半导体轻掺杂外延层3之上的第二导电类型半导体体区4；
[0021]所述轻掺杂第一导电类型半导体轻掺杂外延层3的顶部具有沟槽，所述沟槽的下表面低于第二导电类型半导体体区4的下表面，所述第二导电类型半导体体区4上设有左右两个多晶硅栅电极13，所述多晶硅栅电极13呈L型，多晶硅栅电极13包括位于第二导电类本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种具有非对称沟道的槽栅DMOS器件，其特征在于：其元胞结构包括金属化漏极(1)、位于金属化漏极(1)之上的重掺杂第一导电类型半导体衬底(2)、位于第一导电类型半导体衬底(2)之上的轻掺杂第一导电类型半导体轻掺杂外延层(3)；位于所述轻掺杂第一导电类型半导体轻掺杂外延层(3)之上的第二导电类型半导体体区(4)；所述轻掺杂第一导电类型半导体轻掺杂外延层(3)的顶部具有沟槽，所述沟槽的下表面低于第二导电类型半导体体区(4)的下表面，所述第二导电类型半导体体区(4)上设有左右两个多晶硅栅电极(13)，所述多晶硅栅电极(13)呈L型，多晶硅栅电极(13)包括位于第二导电类型半导体体区(4)侧面的垂直段和位于第二导电类型半导体体区(4)上方的水平段；左侧的多晶硅栅电极(13)与第二导电类型半导体体区(4)通过第二栅氧化层(11)实现隔离；右侧的多晶硅栅电极(13)与第二导电类型半导体体区(4)通过第一栅氧化层(10)实现隔离；所述第一栅氧化层(10)与右侧的第二导电类型半导体体区(4)相接触的半导体区域为第一沟道区(5)；所述第二栅氧化层(11)与左侧的第二导电类型半导体体区(4)相接触的半导体区域为第二沟道区(6)；所述第二导电类型半导体体区(4)的顶部在两个多晶硅栅电极(13)之间具有第一导电类型半导体重掺杂源区I(7)、第一导电类型半导体重掺杂源区II(9)和第二导电类型半导体重掺杂接触区(8)；所述第一导电类...
【专利技术属性】
技术研发人员：任敏，任心宇，吴逸凝，雷清滢，叶昶宇，李泽宏，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。