一种低成本芯片间可靠通讯方法技术

本发明专利技术提供一种低成本芯片间可靠通讯方法，包括：在两芯片上各取两GPIO模拟两线制总线，所述两线制总线包括一个DATA线和一个SYNC线；定义一个字节包括9位，第一位为起始位，后八位为数据位，且起始位为低电平；在每一个数据位设置两个时钟周期，包括一个发送时钟周期和一个应答时钟周期；在发送数据时，发送端输出发送时钟周期，等待应答时钟周期，在检测到应答的上升沿中断之后，继续发送下一位数据，以此循环发送数据；在接收数据时，判断字节首位是否为低电平，若是，则在接收到SYNC的上升沿中断后读取DATA线电平，获取数据位数据，输出应答时钟，重复此过程直至完成所有数据位的接收；否则直接退出。本发明专利技术方法实现两低成本芯片间的可靠性通讯。芯片间的可靠性通讯。芯片间的可靠性通讯。

【技术实现步骤摘要】
一种低成本芯片间可靠通讯方法


[0001]本专利技术涉及通讯
，一种低成本芯片间可靠通讯方法。

技术介绍

[0002]目前越来越多的物联网产品(比如门锁等)使用WIFI SOC、蓝牙SOC芯片作为主控芯片。相比传统的主控芯片+WIFI/蓝牙芯片的架构，使用WIFI/蓝牙SOC芯片，可以有效降低软硬件设计复杂度，降低总体成本。但同时WIFI/蓝牙SOC在软硬件设计上也带来了一定的局限性：
[0003]首先WIFI/蓝牙SOC资源优先用于和保证WIFI协议栈，蓝牙协议栈的实现，多余的资源才可用于相关应用软件的开发，同时WIFI/蓝牙SOC芯片的外围资源相比通用处理器少很多，比如GPIO数量，UART数量，SPI数量，I2C数量等等。所以很多时候我们需要使用GPIO模拟来实现在两个WIFI/蓝牙SOC芯片之间的通讯。传统的做法是利用GPIO模拟UART,GPIO模拟SPI或GPIO模拟I2C的方式，用在两个WIFI/蓝牙SOC之间通讯，但这种操作无法保证可靠性，会存在大概率丢失数据的问题，因为SOC芯片的资源要优先用于和保证WIFI/蓝本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低成本芯片间可靠通讯方法，其特征在于：包括如下步骤：步骤S1、在两芯片上各取两GPIO模拟两线制总线，所述两线制总线包括一个DATA线和一个SYNC线，所述DATA线用于数据的传输，所述SYNC线用于数据发送的触发和数据接收的应答；步骤S2、定义一个字节包括9位，第一位为起始位，后八位为数据位，且起始位必须为低电平；步骤S3、在每一个数据位设置两个时钟周期，包括一个发送时钟周期和一个应答时钟周期，所述发送时钟周期由发送端输出，所述应答时钟周期由接收端输出，且均采用上升沿触发的机制；步骤S4、在发送数据时，发送端输出发送时钟周期，等待应答时钟周期，在检测到应答的上升沿中断之后，就认为接收端已经读取了数据，继续发送下一位数据，以此循环发送数据；步骤S5、在接收数据时，判断字节首位是否为低电平，若是，则在接收到SYNC的上升沿中断后读取DATA线电平，获取数据位数据，输出应答时钟，重复此过程直至完成所有数据位的接收；否则直接退出，不输出应答时钟。2.根据权利要求1所述的方法，其特征在于：在DATA线上，定义1为高电平，0为低电平，在SYNC线上，定义1为高电平，0为低电平。3.根据权利要求1所述的方法，其特征在于：所述DATA线和SYNC线外部分别加设有一上拉电阻，使得在空闲状态时，外部电阻拉高，DATA线和SYNC线都处于高电平，芯片两端GPIO都处于输入状态。4.根据权利要3所述的方法，其特征在于：所述步骤S4具体包括：步骤S41、在发送数据之前，首先要检测总线是否空闲状态，以及SYNC线是否处于高电平，如果两者有其一不满足则说明对端已经发起了数据通讯，不能发送数据，结束流程；如果两个条件都满足则说明总线处于空闲状态，开始数据发送；步骤S42、在发送数据时，关闭SYNC线的中断功能，同时输出低电平，DATA线也切换到输出状态；步骤S43、发送起始位，S...

【专利技术属性】
技术研发人员：赵进云，谢纯珀，
申请(专利权)人：福建魔方电子科技有限公司，
类型：发明
国别省市：