低硬件开销Ｒｅｅｄ－Ｓｏｌｏｍｏｎ解码器制造技术

本发明专利技术公开了一种低硬件开销Ｒｅｅｄ－Ｓｏｌｏｍｏｎ解码器，包括：“校正子多项式／钱式搜索／错误估计值计算多功能模块”，通过算法Ｓ↓［ｉ］＝（（ｒ↓［ｎ－１］α↑［ｉ－１］＋ｒ↓［ｎ－２］）α↑［ｉ－１］＋…＋ｒ↓［１］）α↑［ｉ－１］＋ｒ↓［０］　１≤ｉ≤２ｔ，实现校正子多项式的计算，其还可用于时分实现钱式搜索和错误估值计算等功能。“错误位置多项式／错误估计值多项式求取多功能模块”，通过改进型无逆Ｂｅｒｌｅｋａｍｐ－Ｍａｓｓｅｙ算法，使得在进行错误位置多项式迭代算法求解时不需要每次迭代调用求逆运算，节省了硬件资源，同时该模块还可时分实现对错误位置多项式和错误估计值多项式的求取。本发明专利技术优化了Ｒｅｅｄ－Ｓｏｌｏｍｏｎ解码器的解码算法，降低了解码的硬件复杂度，大大减小了硬件开销，降低了解码器的芯片面积和功耗。

【技术实现步骤摘要】

【技术保护点】
一种低硬件开销Ｒｅｅｄ－Ｓｏｌｏｍｏｎ解码器，其特征在于，包括：“校正子多项式／钱式搜索／错误估计值计算多功能模块”，通过算法Ｓ↓［ｉ］＝（（ｒ↓［ｎ－１］α↑［ｉ－１］＋ｒ↓［ｎ－２］）α↑［ｉ－１］＋…＋ｒ↓［１］）α↑［ｉ－１］＋ｒ↓［０］１≤ｉ≤２ｔ实现对校正子多项式的计算；同时该模块还用于时分实现钱式搜索和错误估计值计算；“错误位置多项式／错误估计值多项式求取多功能模块”，通过改进型无逆Ｂｅｒｌｅｋａｍｐ－Ｍａｓｓｅｙ算法，时分实现对错误位置多项式和错误估计值多项式的求取。

【技术特征摘要】

【专利技术属性】
技术研发人员：马伟剑，
申请(专利权)人：卓胜微电子上海有限公司，
类型：发明
国别省市：31[中国|上海]