一种可调死区或交叠时间产生电路制造技术

本发明专利技术属于模拟电路电源管理技术领域，具体涉及一种可调死区或交叠时间产生电路。本发明专利技术的电路包括可调电流产生电路、延时电路和比较器。可调电流产生电路为延时电路的提供可调的充放电电流从而确定延时时间，比较器将经过延时电路的信号整形为方波信号。固定死区或交叠时间下，开关电源在某些应用条件下效率较低或者功率管有穿通的风险。利用外接电阻调节死区或交叠时间的大小，可以使得开关电源在所有应用条件下的效率最高。此外，本发明专利技术实现了结构复用及电流自补偿技术，从而提升了电路利用率及实现精度。率及实现精度。率及实现精度。

【技术实现步骤摘要】
一种可调死区或交叠时间产生电路


[0001]本专利技术属于模拟电路电源管理
，具体涉及一种可调死区或交叠时间产生电路，能够应用于PWM控制器，产生可调的死区或交叠时间。

技术介绍

[0002]电源在生活中随处可见，它们在各式各样的场合中发挥自己的作用。随着社会的发展，人们对便携式电子设备的要求越来越高，对电源的需求也越来越大。开关电源是电源管理芯片中常见的一类，相比于其他类型的电源管理芯片，其高效率、低功耗的优势让其在电源领域占据了重要地位。
[0003]在开关电源中，驱动电路是连接控制电路和主电路之间的桥梁，驱动电路的信号带有死区或交叠时间的需求。死区或交叠时间的设定需要仔细地权衡和设定，设定太小会使得功率管有穿通的风险；而设定太大会使得开关电源的效率低下。由于电路的工作效率效率会随着死区或交叠时间的变化而变化，而最高工作效率的死区或交叠时间取决于不同的应用场合、输入和负载情况、外部原件等，因此可调的死区或交叠时间相比于固定的死区或交叠时间具有更好的适用性。

技术实现思路

[0004]本专利技术的目的是为了解决不同应用条件下开关电源的最高工作效率需要不同的死区或交叠时间的问题。通过外接电阻的一端接在电源或地，使得输入信号的上升沿或下降沿有一段延时，且延时时间可以通过外接电阻的电阻值来决定，从而产生可调的死区或交叠时间。该方案利用芯片的外围器件来产生可调的死区或交叠时间，适用性更强。
[0005]本专利技术的技术方案是：一种可调死区或交叠时间产生电路，其电路包括可调电流产生电路、延时电路和比较器。可调电流产生电路为延时电路的提供可调的充放电电流从而确定延时时间，比较器将经过延时电路的信号整形为方波信号；具体为：
[0006]所述可调电流产生电路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻RST、第一电容C1、第二电容C2、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、运算放大器、第一电流源I1、第二电流源I2、第三电流源I3、第四电流源I4、或非门NOR；定义电源电压为VDD，运算放大器的正输入端接VDD/2，其负输入端接第二NMOS管MN2的源极、第三PMOS管MP3的源极、第三电阻R3的一端、第六PMOS管MP6的漏极和第五NMOS管MN5的漏极，运算放大器的输出端接第一PMOS管MP1的栅极和漏极、第一NMOS管MN1的栅极和漏极；第一PMOS管MP1的源极接第一电流源的输出端和第二NMOS管MN2的栅极，第一电流源的输入端接VDD；第一NMOS管MN1的漏极接第一PMOS管MP1的漏极，第一NMOS管MN1的源极接第二电流源的输入端和第三PMOS管MP3的栅极，第二电流源的输出端接地；第二PMOS管MP2的源极接VDD，其栅极接第一电容的一端、第一电阻的一端、第七PMOS管MP7的
栅极、第八PMOS管MP8的栅极，第二PMOS管MP2的漏极接第二NMOS管MN2的漏极和第一电阻R1的另一端，第二电容C1的另一端接VDD；第三PMOS管MP3的漏极接第二电阻R2的一端和第三MMOS管MN3的漏极；第三NMOS管MN3的栅极接第二电阻R2的另一端、第二电容C2的一端和第四NMOS管MN4的栅极，第三NMOS管MN3的源极接地，第二电容C2的另一端接第八NMOS管MN8的栅极；第四PMOS管MP4的源极接VDD，其栅极与漏极互连并接第五PMOS管MP5的栅极、第四NMOS管MN4的漏极，第四NMOS管MN4的源极接地；第五PMOS管MP5的源极接VDD，其漏极接第六PMOS管MP6的源极；第六PMOS管MP6的栅极接第五NMOS管MN5的栅极、或非门NOR的输出端，第五NMOS管MN5的源极接第六NMOS管MN6的漏极；第六NMOS管MN6的栅极接第七NMOS管MN7的栅极和漏极、第七PMOS管MP7的漏极，第六NMOS管MN6的源极接地；第七PMOS管MP7的源极接电源，第七NMOS管MN7的源极接地；第八PMOS管MP8的源极接电源，其漏极接或非门NOR的一个输入端和第三电流源I3的输入端，第三电流源I3的输出端接地；第四电流源I4的输入端接VDD，其输出端接或非门NOR的另一个输入端和第八NMOS管MN8的漏极，第八NMOS管MN8的源极接地；第三电阻R3的另一端接第四电阻RST的一端，第四电阻RST的另一端接地时，可调电流产生电路产生死区时间，第四电阻RST的另一端接VDD时，可调电流产生电路产生交叠时间；
[0007]所述延时电路包括第三电容C3、第四电容C4、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第六反相器INV6、第一与非门NAND1、第二与非门NAND2、第三与非门NAND3、第四与非门NAND4；第十PMOS管MP10的源极接VDD，其栅极接第二PMOS管MP2的栅极、第十三PMOS管M13的栅极；第九PMOS管MP9的源极接第十PMOS管MP10的漏极，第九PMOS管MP9的栅极接或非门NOR的输出端、第九NMOS管MN9的栅极、第十二PMOS管MP12的栅极、第十二NMOS管MN12的栅极；第九NMOS管MN9的漏极接第九PMOS管MP9的漏极、第三电容C3的一端、第十一PMOS管MP11的漏极、第十一NMOS管MN11的漏极并作为延时电路的第一输出端；第三电容C3的另一端接地；第十NMOS管MN10的漏极接第九NMOS管MN9的源极，第十NMOS管MN10的栅极接第三NMOS管MN3的栅极、第十三NMOS管MN13的栅极，第十NMOS管MN10的源极接地；第十一PMOS管MP11的源极接VDD，其栅极接第一与非门NAND1的输出端，第一与非门NAND1的一个输入端接第一反相器INV1的输出端，第一与非门NAND1的另一个输入端接或非门NOR的输出端，第一反相器INV1的输入端接输入信号；第十一NMOS管MN11的栅极接第二反相器INV2的输出端，第二反相器INV2的输入端接第二与非门NAND2的输出端，第十一NMOS管MN11的源极接地；第二与非门NAND2的一个输入端接第三反相器INV3的输出端，第二与非门NAND2的另一个输入端接输入信号，第三反相器的输入端接或非门NOR的输出端；第十三PMOS管MP13的源极接VDD，其漏极接第十二PMOS管MP12的源极；第十二NMOS管MN12的漏极接第十二PMO本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可调死区或交叠时间产生电路，其特征在于，包括可调电流产生电路、延时电路和比较器，其中可调电流产生电路用于产生死区时间或交叠时间，为延时电路提供可调的充放电电流从而确定延时时间，比较器将经过延时电路的信号整形为方波信号，具体为：所述可调电流产生电路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻RST、第一电容C1、第二电容C2、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、运算放大器、第一电流源I1、第二电流源I2、第三电流源I3、第四电流源I4、或非门NOR；定义电源电压为VDD，运算放大器的正输入端接VDD/2，其负输入端接第二NMOS管MN2的源极、第三PMOS管MP3的源极、第三电阻R3的一端、第六PMOS管MP6的漏极和第五NMOS管MN5的漏极，运算放大器的输出端接第一PMOS管MP1的栅极和漏极、第一NMOS管MN1的栅极和漏极；第一PMOS管MP1的源极接第一电流源的输出端和第二NMOS管MN2的栅极，第一电流源的输入端接VDD；第一NMOS管MN1的漏极接第一PMOS管MP1的漏极，第一NMOS管MN1的源极接第二电流源的输入端和第三PMOS管MP3的栅极，第二电流源的输出端接地；第二PMOS管MP2的源极接VDD，其栅极接第一电容的一端、第一电阻的一端、第七PMOS管MP7的栅极、第八PMOS管MP8的栅极，第二PMOS管MP2的漏极接第二NMOS管MN2的漏极和第一电阻R1的另一端，第二电容C1的另一端接VDD；第三PMOS管MP3的漏极接第二电阻R2的一端和第三MMOS管MN3的漏极；第三NMOS管MN3的栅极接第二电阻R2的另一端、第二电容C2的一端和第四NMOS管MN4的栅极，第三NMOS管MN3的源极接地，第二电容C2的另一端接第八NMOS管MN8的栅极；第四PMOS管MP4的源极接VDD，其栅极与漏极互连并接第五PMOS管MP5的栅极、第四NMOS管MN4的漏极，第四NMOS管MN4的源极接地；第五PMOS管MP5的源极接VDD，其漏极接第六PMOS管MP6的源极；第六PMOS管MP6的栅极接第五NMOS管MN5的栅极、或非门NOR的输出端，第五NMOS管MN5的源极接第六NMOS管MN6的漏极；第六NMOS管MN6的栅极接第七NMOS管MN7的栅极和漏极、第七PMOS管MP7的漏极，第六NMOS管MN6的源极接地；第七PMOS管MP7的源极接电源，第七NMOS管MN7的源极接地；第八PMOS管MP8的源极接电源，其漏极接或非门NOR的一个输入端和第三电流源I3的输入端，第三电流源I3的输出端接地；第四电流源I4的输入端接VDD，其输出端接或非门NOR的另一个输入端和第八NMOS管MN8的漏极，第八NMOS管MN8的源极接地；第三电阻R3的另一端接第四电阻RST的一端，第四电阻RST的另一端接地时，可调电流产生电路产生死区时间，第四电阻RST的另一端接VDD时，可调电流产生电路产生交叠时间；所述延时电路包括第三电容C3、第四电容C4、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第六反相器INV6、第一与非门NAND1、第二与非门NAND2、第三与非门NAND3、第四与非门NAND4；第十PMOS管MP10的源极接VDD，其栅极接第二PMOS管MP2的栅极、第十三PMOS管M13的栅极；第九PMOS管MP9的源极接第十PMOS管MP10的漏极，第九PMOS管MP9的栅极接或非门NOR的输出端、第九NMOS管MN9的栅极、第十二PMOS管MP12的栅极、第十二NMOS管MN12的栅极；第九NMOS管MN9的漏极接第九PMOS管MP9的漏极、第三电容C3的一端、第十一PM...

【专利技术属性】
技术研发人员：周泽坤，林镇熙，娄建理，王卓，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：