像素阵列控制方法、装置及电子设备制造方法及图纸

本申请公开一种像素阵列控制方法、装置及电子设备，属于图像处理技术领域。该图像传感器包括光电模块、像素阵列控制器和呈阵列分布的多个像素，每个像素均包括卷帘快门模块和全局快门模块；每行或每列卷帘快门模块均与像素阵列控制器连接；每行或每列全局快门模块均与像素阵列控制器连接，该像素阵列控制方法包括：像素阵列控制器输出重置信号至卷帘快门模块和全局快门模块中的至少一者，控制至少一行或一列像素进行重置；在重置完成的情况下，控制重置完成的至少一行或一列像素进行曝光，得到电荷；在曝光完成的情况下，控制电荷进入卷帘快门模块和全局快门模块中的至少一者，对曝光完成的至少一行或一列像素的输出信号进行读取。读取。读取。

【技术实现步骤摘要】
像素阵列控制方法、装置及电子设备


[0001]本申请属于图像处理
，具体涉及一种像素阵列控制方法、装置及电子设备。

技术介绍

[0002]在互补金属氧化半导体(Complemerntary metal
‑
oxide semiconductor，COMS)图像传感器(CMOS image sensor，CIS)中，像素曝光方式有两种：卷帘快门与全局快门。全局快门像素分为电荷域全局快门和电压域全局快门。
[0003]在相关技术中，CIS广泛采用卷帘快门，其像素阵列控制方法是第一行像素首先进行重置，然后进入曝光阶段，第二行像素在第一行像素完成重置后进行重置，再进入曝光阶段，在曝光阶段结束后进入读取阶段，当第一行像素信号处理完成后，直接进入下一帧的重置时段，直至所有像素完成信号处理。由于卷帘快门的这种行与行错开的特性，CIS一般采用逐行扫描的像素控制方法，但对于同时输出卷帘快门信号与全局快门信号的混合像素阵列，无法采用上述控制方法。而采用全局快门的CIS的像素阵列控制方法为所有的像素行上的像素统一进行重置，然后统一进行曝光，最后统一进行读取。由于全局快门的特殊控制方式，对于同时输出卷帘快门信号与全局快门信号的混合像素阵列，无法采用上述控制方法。

技术实现思路

[0004]本申请实施例提供一种像素阵列控制方法、装置及电子设备，能够解决现有的像素阵列控制方法，无法控制同时包括卷帘快门和全局快门的CIS的像素阵列的问题。
[0005]第一方面，本申请实施例提供了一种像素阵列控制方法，应用于图像传感器，所述图像传感器包括光电模块、像素阵列控制器和呈阵列分布的多个像素，每个所述像素均包括卷帘快门模块和全局快门模块；每行或每列所述卷帘快门模块均与所述像素阵列控制器连接；每行或每列所述全局快门模块均与所述像素阵列控制器连接，所述像素阵列控制方法包括：
[0006]所述像素阵列控制器输出重置信号至所述卷帘快门模块和所述全局快门模块中的至少一者，控制至少一行或一列所述像素进行重置；
[0007]在所述重置完成的情况下，控制重置完成的至少一行或一列所述像素进行曝光，得到电荷；
[0008]在所述曝光完成的情况下，控制所述电荷进入所述卷帘快门模块和所述全局快门模块中的至少一者，对曝光完成的至少一行或一列所述像素的输出信号进行读取。
[0009]第二方面，本申请实施例提供了一种像素阵列控制装置，应用于图像传感器，所述图像传感器包括光电模块、像素阵列控制器和呈阵列分布的多个像素，每个所述像素均包括卷帘快门模块和全局快门模块；每行或每列所述卷帘快门模块均与所述像素阵列控制器连接；每行或每列所述全局快门模块均与所述像素阵列控制器连接，所述像素阵列控制装置包括：
[0010]重置模块，用于所述像素阵列控制器输出重置信号至所述卷帘快门模块和所述全局快门模块中的至少一者，控制至少一行或一列所述像素进行重置；
[0011]曝光模块，用于在所述重置完成的情况下，控制重置完成的至少一行或一列所述像素进行曝光，得到电荷；
[0012]读取模块，用于在所述曝光完成的情况下，控制所述电荷进入所述卷帘快门模块和所述全局快门模块中的至少一者，对曝光完成的至少一行或一列所述像素的输出信号进行读取。
[0013]第三方面，本申请实施例提供了一种电子设备，该电子设备包括处理器、存储器及存储在所述存储器上并可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如第一方面所述的方法的步骤。
[0014]第四方面，本申请实施例提供了一种可读存储介质，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现如第一方面所述的方法的步骤。
[0015]第五方面，本申请实施例提供了一种芯片，所述芯片包括处理器和通信接口，所述通信接口和所述处理器耦合，所述处理器用于运行程序或指令，实现如第一方面所述的方法。
[0016]在本申请实施例中，像素阵列控制器输出信号至卷帘快门模块和全局快门模块中的至少一者，控制至少一行或一列像素进行重置，在重置完成的情况下，控制重置完成的至少一行或一列像素进行曝光，得到电荷，在曝光完成的情况下，控制电荷进入卷帘快门模块和全局快门模块中的至少一者，对曝光完成的至少一行或一列像素的输出信号进行读取。本申请实施例通过像素阵列控制器控制像素实现卷帘快门功能与全局快门功能，可以通过像素阵列控制器输出信号单独控制卷帘快门模块或全局快门模块，也可以同时控制卷帘快门模块和全局快门模块，无需采用两套控制方法来分别控制卷帘快门模块与全局快门模块，即可实现卷帘快门模块与全局快门模块的独立控制以及同时控制。
附图说明
[0017]图1是本申请的一个实施例提供的图像传感器的结构示意图；
[0018]图2是本申请的一个实施例提供的像素阵列控制方法的流程图；
[0019]图3是本申请的一个实施例提供的像素阵列控制方法实施时间线的示意图；
[0020]图4是本申请的一个实施例提供的单独控制卷帘快门模块的时间序列图；
[0021]图5是本申请的一个实施例提供的单独控制全局快门模块的时间序列图；
[0022]图6是本申请的一个实施例提供的同时控制卷帘快门模块和全局快门模块的时间序列图；
[0023]图7是本申请的一个实施例提供的另一像素阵列控制方法实施时间线的示意图；
[0024]图8是本申请的一个实施例提供的单独控制全局快门模块的时间序列图；
[0025]图9是本申请的一个实施例提供的单独控制卷帘快门模块的时间序列图；
[0026]图10是本申请的一个实施例提供的同时控制卷帘快门模块和全局快门模块的时间序列图；
[0027]图11是本申请的一个实施例提供的像素阵列控制装置的示意图；
[0028]图12是本申请的一个实施例提供的一种电子设备的结构示意图；
[0029]图13是本申请的一个实施例提供的一种电子设备的硬件结构示意图。
具体实施方式
[0030]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员获得的所有其他实施例，都属于本申请保护的范围。
[0031]本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
[0032]下面结合附图1
‑
13，通过具体的实施例及其应用场景对本申请实施例提供的一种像本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素阵列控制方法，应用于图像传感器，所述图像传感器包括光电模块、像素阵列控制器和呈阵列分布的多个像素，每个所述像素均包括卷帘快门模块和全局快门模块；每行或每列所述卷帘快门模块均与所述像素阵列控制器连接；每行或每列所述全局快门模块均与所述像素阵列控制器连接，其特征在于，所述像素阵列控制方法包括：所述像素阵列控制器输出重置信号至所述卷帘快门模块和所述全局快门模块中的至少一者，控制至少一行或一列所述像素进行重置；在所述重置完成的情况下，控制重置完成的至少一行或一列所述像素进行曝光，得到电荷；在所述曝光完成的情况下，控制所述电荷进入所述卷帘快门模块和所述全局快门模块中的至少一者，对曝光完成的至少一行或一列所述像素的输出信号进行读取。2.根据权利要求1所述的像素阵列控制方法，其特征在于，所述像素阵列控制器输出重置信号至所述卷帘快门模块和所述全局快门模块中的至少一者，控制至少一行或一列所述像素进行重置，包括：所述像素阵列控制器输出重置信号至所述卷帘快门模块，控制第一行或第一列所述卷帘快门模块进行重置；所述方法还包括：在第一行或第一列所述卷帘快门模块重置的第一预设时长后，控制第二行或第二列所述卷帘快门模块进行重置，直至所有卷帘快门模块均完成重置。3.根据权利要求2所述的像素阵列控制方法，其特征在于，所述在所述重置完成的情况下，控制重置完成的至少一行或一列所述像素进行曝光，得到电荷，包括：在最后一行或最后一列所述卷帘快门模块重置开始的第二预设时长，控制所有行或所有列所述全局快门模块同时进行重置；在所述所有行或所有列所述全局快门模块重置完成的情况下，控制所有行或所有列的所述全局快门模块进行曝光，并控制所述光电模块产生的电荷通过所述卷帘快门模块转移至所述全局快门模块。4.根据权利要求3所述的像素阵列控制方法，其特征在于，所述在所述曝光完成的情况下，控制所述电荷进入所述卷帘快门模块和所述全局快门模块中的至少一者，对曝光完成的至少一行或一列所述像素的输出信号进行读取，包括：在所有行或所有列所述全局快门模块曝光完成的情况下，对第一行或第一列所述全局快门模块的输出信号进行读取；所述方法还包括：在对第一行或第一列所述全局快门模块的输出信号进行读取的第三预设时长后，对第二行或第二列所述全局快门模块的输出信号进行读取，直至对所有行或所有列所述全局快门模块的输出信号读取完成。5.根据权利要求2所述的像素阵列控制方法，其特征在于，所述在所述重置完成的情况下，控制重置完成的至少一行或一列所述像素进行曝光，得到电荷，包括：在第一行或第一列所述卷帘快门模块重置完成的情况下，控制第一行或第一列所述卷帘快门模块进行曝光，并控制所述光电模块产生的电荷转移至所述卷帘快门模块；所述方法还包括：
在第二行或第二列所述卷帘快门模块重置完成的情况下，控制第二行或第二列所述卷帘快门模块进行曝光，并控制所述光电模块产生的电荷转移至所述卷帘快门模块，直至最后一行或最后一列所述卷帘快门模块重置开始的第二预设时长，控制所有行或所有列所述全局快门模块同时进行重置；在所述所有行或所有列所述全局快门模块重置完成的情况下，控制所有行或所有列的所述全局快门模块进行曝光，并控制光电模块产生的电荷通过所述卷帘快门模块转移至所述全局快门模块。6.根据权利要求5所述的像素阵列控制方法，其特征在于，所述在所述曝光完成的情况下，控制所述电荷进入所述卷帘快门模块和所述全局快门模块中的至少一者，对曝光完成的至少一行或一列所述像素的输出信号进行读取，包括：在所有行或所有列所述全局快门模块曝光完成的情况下，对第一行或第一列所述全局快门模块的输出信号和第一行或第一列所述卷帘快门模块的输出信号进行读取；所述方法还包括：在第二行或第二列所述卷帘快门模块曝光完成的情况下，对第二行或第二列所述全局快门模块的输出信号和第二行或第二列所述卷帘快门模块的输出信号进行读取，直至所有行或所有列所述全局快门模块的输出信号和所有行或所有列所述卷帘快门模块的输出信号读取完成。7.根据权利要求1所述的像素阵列控制方法，其特征在于，所述像素阵列控制器输出重置信号至所述卷帘快门模块和所述全局快门模块中的至少一者，控制至少一行或一列所述像素进行重置，包括：所述像素阵列控制器输出重置信号至所述卷帘快门模块和所述全局...

【专利技术属性】
技术研发人员：罗轶，
申请(专利权)人：维沃移动通信有限公司，
类型：发明
国别省市：