像素驱动电路及显示面板制造技术

本申请属于平面显示技术领域，提出一种像素驱动电路，包括第一薄膜晶体管、与第一薄膜晶体管串联的第一单向导通开关、第二薄膜晶体管、与第二薄膜晶体管串联的第二单向导通开关，以及像素电容，像素电容设于第一单向导通开关与第二单向导通开关之间；第一薄膜晶体管包括第一栅极、第一源极与第一漏极，第一栅极连接第n条扫描线，第一源极连接第m条数据线，第一漏极电性连接于像素电容，n、m均为正整数；第二薄膜晶体管包括第二栅极、第二源极与第二漏极，第二栅极连接第n

【技术实现步骤摘要】
像素驱动电路及显示面板


[0001]本专利技术涉及平面显示
，特别涉及一种像素驱动电路及显示面板。

技术介绍

[0002]随着TFT
‑
LCD的迅速发展，产品高分辨率、广视角、高响应速度、高开口率等需求对器件的显示质量提出了更高的要求。而伴随着分辨率的提高，像素尺寸变小，布线变得越来越精细，线宽线间距越来越小，当线上有电流通过时，线与线之间的干扰变得尤为突出，进而导致像素自身以及电极线与像素之间的耦合加剧，这些都会导致串扰(crosstalk)现象的发生，大大影响了良率，严重影响产品效益。所以串扰对TFT
‑
LCD器件来说，是一个亟待解决的重大问题。
[0003]在TFT
‑
LCD中，人们将串扰定义为整个屏幕中某一区域的显示会受到另一区域的影响，而造成画面失真的一种显示异常的现象。串扰主要分为水平串扰和垂直串扰两种形式。对于水平串扰而言，其产生的主要原因为共电极的延迟，而造成共电极延迟的原因主要包括共电极本身电阻和数据线与共电极耦合电容过大，这两方面原因都会导致显示画面偏离设定本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素驱动电路，其特征在于：所述像素驱动电路包括第一薄膜晶体管、与所述第一薄膜晶体管串联的第一单向导通开关、第二薄膜晶体管、与所述第二薄膜晶体管串联的第二单向导通开关，以及像素电容，所述像素电容设于所述第一单向导通开关与所述第二单向导通开关之间；所述第一薄膜晶体管包括第一栅极、第一源极与第一漏极，所述第一栅极连接第n条扫描线，所述第一源极连接第m条数据线，所述第一漏极电性连接于所述像素电容，n、m均为正整数；所述第二薄膜晶体管包括第二栅极、第二源极与第二漏极，所述第二栅极连接所述第n
‑
1条扫描线，所述第二源极连接所述像素电容，所述第二漏极接地。2.如权利要求1所述的像素驱动电路，其特征在于：所述第一单向导通开关包括交叠设置的P型非晶硅层和N型非晶硅层。3.如权利要求2所述的像素驱动电路，其特征在于：所述第一单向导通开关设于所述第一栅极上方，且所述第一单向导通开关与所述第一漏极电性连接。4.如权利要求3所述的像素驱动电路，其特征在于：所述第一漏极包括间隔设置的第一漏极部和第二漏极部，所述第一漏极部与所述第一薄膜晶体管的有源层交叠设置，所述第二漏极部连接所述像素电容；所述P型非晶硅层与所述第一漏极部部分重叠，所述N型非晶硅层的一端搭接在所述P型非晶硅层上，另一端与所述第二漏极部部分重叠。5.如权利要求3所述的像素驱动电路，其特征在于：所述第一单向导通开关与所述第一漏极之间设有N型重掺杂层。6.如权利要求1所述的像素驱动电路，其特征在于：所述像素电容包括像素电极和第一公共电极；所述像素驱动电路还包括存...

【专利技术属性】
技术研发人员：张光晨，刘运阳，沈婷婷，吕立，徐玉春，李志威，康报虹，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：