一种应用于空间光通信的高速基带信号产生与同步系统技术方案

本发明专利技术公开了一种应用于空间光通信的高速基带信号产生及同步系统，属于高速数据传输范畴，广泛应用于空间激光通信等领域，用于高速调制基带信号的产生及同步实现。本发明专利技术利用锁相环闭环控制的思路，将FPGA内GTH(Gigabyte Transceiver H)IP(Intellectual Property)核内发送端FIFO存储状态作为误差信号，设计了一种时钟相位状态控制的闭环控制环路，采用闭环控制的方式动态调整高速发送时钟相位，使发送的I、Q高速基带信号相位与外部参考时钟相位保持确定性相位关系。该方法产生的高速基带信号相位一致和I、Q信号同步精度高，满足空间光通信系统要求。此外，该方法硬件实现简单，相位同步控制算法复杂度低，软件实现占用资源少，易于工程化实现。于工程化实现。于工程化实现。

【技术实现步骤摘要】
一种应用于空间光通信的高速基带信号产生与同步系统


[0001]本专利技术涉及一种应用于空间光通信的高速基带信号产生与同步实现系统，属于高速数据传输范畴，广泛应用于空间光通信等领域，用于高速调制基带信号的产生及同步实现。

技术介绍

[0002]在空间光通信中，高速基带信号产生及相位同步是调制基带发射的关键技术之一。空间光通信系统中要求高速调制基带号I、Q两路信号相位同步，光通信测距一体化系统还要求调制发射基带信号与外部参考时钟保持确定性相位。传统的高速基带信号产生采用FPGA和高速DAC来实现，由于现有DAC的转换速率受限，对于高速I、Q基带信号，单个高速DAC转换速率难以满足要求，需要采用两片高速DAC来实现，并且两片高速DAC的同步实现较复杂。对于要求测距的高速基带信号不仅要求高速I、Q基带信号同步，还要求高速I、Q基带信号与参考时钟有确定性相位，硬件实现同步更加复杂，而且相位一致性精度难以满足要求。

技术实现思路

[0003]本专利技术解决的技术问题是：克服现有技术的不足，提出了一种高速基带信号产生及同步实现的系统。该专利技术采用一种闭环动态控制的算法，实时动态控制FPGA片内GTH(Gigabyte Transceiver H)IP(Intellectual Property)核的相位插值模块实时调节高速基带发射时钟和外部参考时钟相位关系，保证发射基带信号与外部参考时钟的相位一致性及I、Q信号同步性。
[0004]本专利技术的技术解决方案是：
[0005]一种应用于空间光通信的高速基带信号产生与同步系统，包括：数据源模块、编码模块、组帧模块、高速基带信号产生及同步控制模块、激光调制器；
[0006]数据源模块：产生并行时钟CLK和并行数据data输出给编码模块；
[0007]编码模块：完成编码后产生编码后的并行数据cdata和同步时钟TX_CLK；
[0008]组帧模块：利用同步时钟TX_CLK完成编码后的并行数据cdata重新组帧和插空帧，并且将数据分为并行两路数据I_pdata、Q_pdata，输出给高速基带信号产生及同步控制模块；
[0009]高速基带信号产生及同步控制模块：该模块包括相位控制单元和GTH IP核；其中，相位控制单元完成高速发射基带信号与参考时钟REF_CLK相位调节控制；GTH IP核包括两个IP核GTH CORE0和GTH CORE1，两个IP核分别将并行两路数据I_pdata、Q_pdata转换为高速串行信号I_sdata、Q_sdata，输出给激光调制器；
[0010]激光调制器：完成高速串行信号I_sdata、Q_sdata与激光载波信号的调制，输出高速光调制信号。
[0011]进一步的，所述高速基带信号产生及同步控制模块包括：存储单元FIFO模块、相位插值模块、锁相环模块、分频器模块、并串转换模块；
[0012]其中，存储单元FIFO模块、相位插值模块、锁相环模块、分频器模块、并串转换模块共同构成GTH IP核；极性判断模块、相位积分模块、状态控制模块共同构成相位控制单元；
[0013]存储单元FIFO模块：接收外部输入的基带数据和时钟，利用外部参考时钟REF_CLK作为写时钟WR_CLK进行数据缓存；读时钟RD_CLK由相位调整后的高速位时钟BIT_CLK分频产生；
[0014]锁相环模块：接收外部输入参考时钟信号REF_CLK，经倍频锁相后输出与基带发射同速率的高速时钟；
[0015]相位插值模块：接收锁相环模块输出的高速时钟信号，通过相位插值控制信号TX_PI_CTR来调节输出高速时钟信号BIT_CLK的相位；
[0016]分频器模块：接收相位调整后的高速时钟，完成整数倍分频后，作为FIFO的读时钟RD_CLK和并串转换的低速时钟PS_CLK；
[0017]并串转换模块：接收相位调整后的高速时钟BIT_CLK、分频后的低速时钟PS_CLK、FIFO读出的并行数据RD_DATA，将并行数据转换为高速串行数据S_DATA。
[0018]进一步的，分频器模块将相位插值后的时钟进行分频后作为发射并行数据时钟，分频数DIV_N为：
[0019][0020]其中，F
linerate
为发射高速基带信号速率，N
data
为并行数据位宽。
[0021]进一步的，所述相位控制单元包括极性判断模块、相位积分模块、状态控制模块；
[0022]极性判断模块接收GTH IP核产生的发射存储器FIFO内部存储状态的标志信号TXBUF_STATUS，然后将Txbuf_status输出的值进行极性判断，是否调整相位插值，输出相位插值控制信号TX_PI_CTR；
[0023]相位积分模块：将极性判断模块的Txbuf_status输出值进行ACC_N个周期的累加运算，将累加结果ACC_DAT的输出给状态控制模块；
[0024]状态控制模块：根据相位积分模块输出的结果产生复位信号、相位增加信号或相位减少信号。
[0025]进一步的，存储单元FIFO模块根据缓存数据的状态，通过标志信号Txbuf_status输出不同的状态值，其中Txbuf_status为两位二进制数，其状态如下：
[0026](1)若Txbuf_status大于“01”，则FIFO溢出或全空；
[0027](2)若Txbuf_status等于“01”，则FIFO半满状态；
[0028](3)若Txbuf_status小于“01”，则FIFO少于半满状态。
[0029]进一步的，若Txbuf_status小于“01”，表示FIFO状态处于少于半满状态，需要调节相位插值控制器，增加相位插值，产生负的相位信号即输出
“‑
1”，经积分模块后输出ACC_DAT小于0，状态控制模块输出相位增加信号，增加相位插值，使FIFO达到接近半满状态；
[0030]若Txbuf_status等于“01”，表示FIFO状态处于半满状态，需要调节相位插值控制器，使FIFO达到接近半满状态。需要调节相位插值控制器，减少相位插值，产生正的相位信号即输出“1”，经积分模块后输出ACC_DAT大于0，状态控制模块输出相位减少信号，减少相位插值，使FIFO达到接近半满状态；
[0031]若Txbuf_status大于“01”，表示FIFO状态处于溢出或全空状态，需要调节相位插
值控制器，减少相位插值，产生正的相位信号即输出“1”，经积分模块后输出ACC_DAT大于0，状态控制模块输出相位减少信号，减少相位插值，使FIFO达到接近半满状态。
[0032]进一步的，累加结果ACC_DAT计算公式如下：
[0033][0034]其中ACC_N为整数，且ACC_N大于512。
[0035]进一步的，状态控制模块的状态控制结果如下：
[0036](1)若ACC_DAT>2，则产生复位信号，使FIFO复位本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于空间光通信的高速基带信号产生与同步系统，其特征在于包括：数据源模块、编码模块、组帧模块、高速基带信号产生及同步控制模块、激光调制器；数据源模块：产生并行时钟CLK和并行数据data输出给编码模块；编码模块：完成编码后产生编码后的并行数据cdata和同步时钟TX_CLK；组帧模块：利用同步时钟TX_CLK完成编码后的并行数据cdata重新组帧和插空帧，并且将数据分为并行两路数据I_pdata、Q_pdata，输出给高速基带信号产生及同步控制模块；高速基带信号产生及同步控制模块：该模块包括相位控制单元和GTH IP核；其中，相位控制单元完成高速发射基带信号与参考时钟REF_CLK相位调节控制；GTH IP核包括两个IP核GTH CORE0和GTH CORE1，两个IP核分别将并行两路数据I_pdata、Q_pdata转换为高速串行信号I_sdata、Q_sdata，输出给激光调制器；激光调制器：完成高速串行信号I_sdata、Q_sdata与激光载波信号的调制，输出高速光调制信号。2.根据权利要求1所述的一种应用于空间光通信的高速基带信号产生与同步系统，其特征在于：所述高速基带信号产生及同步控制模块包括：存储单元FIFO模块、相位插值模块、锁相环模块、分频器模块、并串转换模块；其中，存储单元FIFO模块、相位插值模块、锁相环模块、分频器模块、并串转换模块共同构成GTH IP核；极性判断模块、相位积分模块、状态控制模块共同构成相位控制单元；存储单元FIFO模块：接收外部输入的基带数据和时钟，利用外部参考时钟REF_CLK作为写时钟WR_CLK进行数据缓存；读时钟RD_CLK由相位调整后的高速位时钟BIT_CLK分频产生；锁相环模块：接收外部输入参考时钟信号REF_CLK，经倍频锁相后输出与基带发射同速率的高速时钟；相位插值模块：接收锁相环模块输出的高速时钟信号，通过相位插值控制信号TX_PI_CTR来调节输出高速时钟信号BIT_CLK的相位；分频器模块：接收相位调整后的高速时钟，完成整数倍分频后，作为FIFO的读时钟RD_CLK和并串转换的低速时钟PS_CLK；并串转换模块：接收相位调整后的高速时钟BIT_CLK、分频后的低速时钟PS_CLK、FIFO读出的并行数据RD_DATA，将并行数据转换为高速串行数据S_DATA。3.根据权利要求2所述的一种应用于空间光通信的高速基带信号产生与同步系统，其特征在于：分频器模块将相位插值后的时钟进行分频后作为发射并行数据时钟，分频数DIV_N为：其中，F
linerate
为发射高速基带信号速率，N
data
为并行数据位宽。4.根据权利要求2所述的一种应用于空间光通信的高速基带信号产生与同步系统，其特征在于：所述相位控制单元包括极性判断模块、相位积分模块、状态控制模块；极性判断模块接收GTH IP核产生的发射存储器FIFO内部存储状态的标志信号TXBUF_STATUS，然后将Txbuf_status输出的值进行极性判断，是否调整相位插值，输出相位插值控制信号TX_PI_CTR；相位积分模块：将极性判断模块的Txbuf_status输出值进行ACC_N个周期的累加运算，
将累加结果ACC_DA...

【专利技术属性】
技术研发人员：汪滴珠，郭精忠，徐常志，左金钟，靳一，杨丽，王苏君，
申请(专利权)人：西安空间无线电技术研究所，
类型：发明
国别省市：