一种具有多晶硅耦合机制的匀场器件及制造方法技术

本发明专利技术提供一种具有多晶硅耦合机制的匀场器件及其制造方法。第一介质氧化层和多晶硅电极构成纵向浮空场板，同一列的纵向浮空场板多晶电极连接至金属等势环，所述纵向浮空场板分布在整个第二导电类型漂移区中。浮空的多晶硅场板和栅多晶硅电极一起形成，覆盖在场氧表面。本发明专利技术中纵向浮空场板辅助耗尽第二导电类型漂移区，提高了器件耐压。但由于不同金属等势环距离较远，耦合能力较弱，通过在相邻的等势环之间覆盖多晶硅场板，增加了等势环之间的耦合。另外由于浮空多晶硅场板的辅助耗尽作用，可以增加第二导电类型漂移区的浓度，提高比导。比导。比导。

【技术实现步骤摘要】
一种具有多晶硅耦合机制的匀场器件及制造方法


[0001]本专利技术属于功率半导体领域，主要提出了一种具有多晶硅耦合机制的匀场器件及制造方法。

技术介绍

[0002]功率半导体器件由于具有输入阻抗高、损耗低、开关速度快、安全工作区宽等特性，已被广泛应用于消费电子、计算机及外设、网络通信，电子专用设备与仪器仪表、汽车电子、LED显示屏以及电子照明等多个方面。横向器件由于源极、栅极、漏极都在芯片表面，易于通过内部连接与其他器件及电路集成，被广泛运用于功率集成电路中。横向器件设计中，要求器件具有高的击穿电压，低的比导通电阻。较高的击穿电压需要器件有较长的漂移区长度和较低的漂移区掺杂浓度，但这也导致了器件的比导通电阻增大。
[0003]为了缓解击穿电压与比导通电阻之间的矛盾关系，有研究者提出一种具有纵向浮空场板的器件及其制造方法(CN201910819933.6)，此专利技术通过在器件关态引入全域MIS耗尽机制，提高器件耐压。同时，在器件开态时，浮空场板表面能够形成积累层，降低比导通电阻，并提高饱和电流。但是由于MIS槽之间距离较远时，漂移区浓度较高时不能保证耗尽连续，限制了器件比导的进一步降低。本专利技术提出一种具有多晶硅耦合机制的匀场器件，通过在场氧上覆盖浮空的多晶硅，提高MIS槽金属条之间的耦合，并辅助耗尽漂移区，使漂移区浓度可以进一步提高。

技术实现思路

[0004]本专利技术通过在场氧上覆盖浮空的多晶硅，提高MIS槽金属条之间的耦合，并辅助耗尽漂移区，使漂移区浓度可以进一步提高。
[0005]为实现上述专利技术目的，本专利技术技术方案如下：
[0006]一种具有多晶硅耦合机制的匀场器件，包括：
[0007]第一导电类型半导体衬底11、第一导电类型阱区12、第一导电类型源端重掺杂区13，第二导电类型漂移区21、第二导电类型阱区22、第二导电类型源端重掺杂区23、第二导电类型源端重掺杂区24，第一介质氧化层31、第二介质氧化层32、第三介质氧化层33，多晶硅电极41、控制栅多晶硅电极42、浮空的多晶硅43，金属条51，源极金属52，漏极金属53；
[0008]其中，第二导电类型漂移区21位于第一导电类型半导体衬底11上方，第一导电类型阱区12位于第二导电类型漂移区21的左侧，第二导电类型阱区22位于第二导电类型漂移区21的右侧，第一导电类型源端重掺杂区13和第二导电类型源端重掺杂区23位于第一导电类型阱区12中，第二导电类型漏端重掺杂区24位于第一导电类型阱区22中，源极金属52位于第一导电类型源端重掺杂区13和第二导电类型源端重掺杂区23的上表面；漏极金属53位于第二导电类型漏端重掺杂区24上表面；第二介质氧化层32位于第一导电类型阱区12上方，并且左端与第二导电类型源端重掺杂区23相接触，右端与第二导电类型漂移区21相接触；第三介质氧化层33位于第二介质氧化层32与第二导电类型漏端重掺杂区24之间的第二
导电类型漂移区21的上表面；控制栅多晶硅电极42覆盖在第二介质氧化层32的上表面并部分延伸至第三介质氧化层33的上表面，浮空的多晶硅43覆盖在第三介质氧化层33的上表面；
[0009]第一介质氧化层31和多晶硅电极41构成纵向浮空场板，且第一介质氧化层31包围浮空场板多晶硅电极，所述纵向浮空场板分布在整个第二导电类型漂移区21中，形成纵向浮空场板阵列，纵向浮空场板深度都小于第二导电类型漂移区21深度。
[0010]分布在整个第二导电类型漂移区21中的相邻纵向浮空场板的纵向间距和横向间距相等；并且/或者纵向浮空场板的截面形状是矩形、或圆形、或椭圆形、或六边形。
[0011]作为优选方式，所述浮空的多晶硅43呈条状，覆盖在第三介质氧化层33的上表面。
[0012]作为优选方式，在第二导电类型漂移区21表面引入第一导电类型top区15。
[0013]作为优选方式，所述浮空的多晶硅43呈环状，覆盖在第三介质氧化层33的上表面。
[0014]作为优选方式，重掺杂的掺杂浓度大于1E19cm
‑3。
[0015]本专利技术还提供一种具有多晶硅耦合机制的匀场器件的制造方法，包括如下步骤：
[0016]步骤1：选择第一类导电类型半导体衬底11；
[0017]步骤2：进行离子注入第二导电类型杂质，并热过程推进形成第二导电类型漂移区21；
[0018]步骤3：通过光刻以及刻蚀形成沟槽；
[0019]步骤4：在沟槽内形成第一介质氧化层31；
[0020]步骤5：淀积多晶并刻蚀至硅平面，形成多晶硅电极41；
[0021]步骤6：离子注入第一导电类型杂质并推结，形成第一导电类型阱区12，再离子注入第二导电类型杂质并推结，形成第二导电类型阱区22；
[0022]步骤7：形成第二介质氧化层32，再形成第三介质氧化层33；
[0023]步骤8：淀积多晶硅并刻蚀，形成控制栅多晶硅电极42、浮空的多晶硅43；
[0024]步骤9：离子注入形成第一导电类型源端重掺杂区13，第二导电类型源端重掺杂区23与第二导电类型漏端重掺杂区24；
[0025]步骤10：刻蚀第三介质氧化层33形成接触孔,接着淀积并刻蚀金属条51，源极金属52，漏极金属53。
[0026]作为优选方式，步骤2中第二导电类型漂移区21通过注入并推结形成，或通过外延的方法得到；并且/或者步骤6中通过注入并推结而得到的第一导电类型阱区12与第二导电类型阱区22，通过多次不同能量的注入并激活来形成。
[0027]作为优选方式，所有介质氧化层通过热生长形成，或通过淀积并刻蚀形成。
[0028]本专利技术的有益效果为：本专利技术中纵向浮空场板辅助耗尽第二导电类型漂移区，提高了器件耐压。但由于不同金属等势环距离较远，耦合能力较弱，通过在相邻的等势环之间覆盖多晶硅场板，增加了等势环之间的耦合。另外由于浮空多晶硅场板的辅助耗尽作用，可以增加第二导电类型漂移区的浓度，提高比导。
附图说明
[0029]图1为实施例1的一种具有多晶硅耦合机制的匀场器件结构示意图；
[0030]图2为实施例1的一种具有多晶硅耦合机制的匀场器件结构俯视图；
[0031]图3为实施例1的一种具有多晶硅耦合机制的匀场器件结构去除电极的俯视图；
[0032]图4为实施例2的一种具有多晶硅耦合机制的匀场器件结构示意图；
[0033]图5为实施例2的一种具有多晶硅耦合机制的匀场器件结构俯视图；
[0034]图6为实施例2的一种具有多晶硅耦合机制的匀场器件结构去除电极的俯视图；
[0035]图7为实施例3的一种具有多晶硅耦合机制的匀场器件结构示意图；
[0036]图8为实施例4的一种具有多晶硅耦合机制的匀场器件结构俯视图；
[0037]图9为实施例4的一种具有多晶硅耦合机制的匀场器件结构去除电极的俯视图；
[0038]图10(a)
‑
图10(j)为实施例1所述器件的工艺流程示意图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有多晶硅耦合机制的匀场器件，其特征在于包括：第一导电类型半导体衬底(11)、第一导电类型阱区(12)、第一导电类型源端重掺杂区(13)，第二导电类型漂移区(21)、第二导电类型阱区(22)、第二导电类型源端重掺杂区(23)、第二导电类型源端重掺杂区(24)，第一介质氧化层(31)、第二介质氧化层(32)、第三介质氧化层(33)，多晶硅电极(41)、控制栅多晶硅电极(42)、浮空的多晶硅(43)，金属条(51)，源极金属(52)，漏极金属(53)；其中，第二导电类型漂移区(21)位于第一导电类型半导体衬底(11)上方，第一导电类型阱区(12)位于第二导电类型漂移区(21)的左侧，第二导电类型阱区(22)位于第二导电类型漂移区(21)的右侧，第一导电类型源端重掺杂区(13)和第二导电类型源端重掺杂区(23)位于第一导电类型阱区(12)中，第二导电类型漏端重掺杂区(24)位于第一导电类型阱区(22)中，源极金属(52)位于第一导电类型源端重掺杂区(13)和第二导电类型源端重掺杂区(23)的上表面；漏极金属(53)位于第二导电类型漏端重掺杂区(24)上表面；第二介质氧化层(32)位于第一导电类型阱区(12)上方，并且左端与第二导电类型源端重掺杂区(23)相接触，右端与第二导电类型漂移区(21)相接触；第三介质氧化层(33)位于第二介质氧化层(32)与第二导电类型漏端重掺杂区(24)之间的第二导电类型漂移区(21)的上表面；控制栅多晶硅电极(42)覆盖在第二介质氧化层(32)的上表面并部分延伸至第三介质氧化层(33)的上表面，浮空的多晶硅(43)覆盖在第三介质氧化层(33)的上表面；第一介质氧化层(31)和多晶硅电极(41)构成纵向浮空场板，且第一介质氧化层(31)包围浮空场板多晶硅电极，所述纵向浮空场板分布在整个第二导电类型漂移区(21)中，形成纵向浮空场板阵列，纵向浮空场板深度都小于第二导电类型漂移区(21)深度。2.根据权利要求1所述的一种具有多晶硅耦合机制的匀场器件，其特征在于：分布在整个第二导电类型漂移区(21)中的相邻纵向浮空场板的纵向间距和横向间距相等；并且/或者纵向浮空场板的截面形状是...

【专利技术属性】
技术研发人员：章文通，田丰润，赵泉钰，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：