一种DDR3存储微模组的布线结构和方法技术

本发明专利技术公开了一种DDR3存储微模组的布线结构和方法，包括若干层硅基板；每层硅基板里均埋置有DDR3芯片，若干层硅基板从下往上依次堆叠形成DDR3存储微模组；所述DDR3芯片外侧的硅基板上设置有TSV孔，每层硅基板上均设置有与下一层硅基板连接的层间信号连接引脚；DDR3芯片通过信号线连接TSV孔，层间信号连接引脚对应连接下层的TSV孔；最下层的硅基板上设置有对外引脚，对外引脚为DDR3存储微模组对外输出的信号连接点。能够满足TSV三维堆叠系统的布局需求，保证信号的传输质量，尤其适合于多层TSV 3D堆叠的DDR3芯片的布线。3D堆叠的DDR3芯片的布线。3D堆叠的DDR3芯片的布线。

【技术实现步骤摘要】
一种DDR3存储微模组的布线结构和方法


[0001]本专利技术属于先进电子封装
，具体属于一种DDR3存储微模组的布线结构和方法。

技术介绍

[0002]集成电路应用的多元化及芯片技术的快速发展，促使封装技术不断革新，满足系统微型化、多功能化的先进封装技术成为系统封装的重要手段。TSV即硅通孔技术(Through Silicon Via)极大的提升了先进封装水平。随着封装密度不断提高，封装厚度不断减小，二维封装技术的发展速度逐渐变缓，三维堆叠立体集成封装技术成为电子行业关注的热点。
[0003]在TSV三维堆叠系统中，复杂的互连结构导致信号在传输过程中存在失真现象。如因反射而产生过冲、下冲、延时、振铃等，因拓扑结构、串扰产生的数据传输错误等都会使系统无法正常工作。DDR3微模组中数据信号为点对点网络，走线模式单一，不存在因拓扑结构引起的信号完整性问题。地址、控制信号为多节点网络，多节点网络的拓扑结构很难保障阻抗连续性，为了满足DDR时序要求，保证DDR正常工作，需要在DDR布线上进行严格控制。对于PCB板级布线，DDR3的布线方法本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种DDR3存储微模组的布线结构，其特征在于，包括若干层硅基板(5)；每层硅基板(5)里均埋置有DDR3芯片(2)，若干层硅基板(5)从下往上依次堆叠形成DDR3存储微模组；所述DDR3芯片(2)外侧的硅基板(5)上设置有TSV孔(3)，每层硅基板(5)上均设置有与下一层硅基板连接的层间信号连接引脚(1)；DDR3芯片(2)通过信号线连接TSV孔(3)，层间信号连接引脚(1)对应连接下层的TSV孔(3)；最下层的硅基板(5)上设置有对外引脚(4)，对外引脚(4)为DDR3存储微模组对外输出的信号连接点。2.根据权利要求1所述的一种DDR3存储微模组的布线结构，其特征在于，所述DDR3芯片均采用引线键合芯片。3.根据权利要求2所述的一种DDR3存储微模组的布线结构，其特征在于，所述DDR3芯片上引线键合点的一端的高度和硅基板的高度相同。4.根据权利要求2所述的一种DDR3存储微模组的布线结构，其特征在于，所述...

【专利技术属性】
技术研发人员：杨巧，王艳玲，赵超，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：