一种基于FPGA的图像检测装置及其检测方法制造方法及图纸

本发明专利技术公开了一种基于FPGA的图像检测装置及其检测方法，所述装置部署于FPGA，所述装置包括：一级总线、二级总线、摄像设备、存取存储器、处理器、数字紧耦合存储器、直接存储访问器、加速器、存储卡；所述处理器与所述直接存储访问器连接，还与所述一级总线连接；所述直接存储访问器与所述处理器连接，还与所述一级总线连接；所述一级总线与所述处理器、所述直接存储访问器、所述第二总线、所述数字紧耦合存储器、所述加速器连接；所述第二总线与所述摄像设备、存取存储器连接；所述加速器与所述一级总线和所述存储卡连接。本发明专利技术能够基于所述图像检测装置进行高准确度、低成本、快速、便捷地获取目标检测结果。地获取目标检测结果。地获取目标检测结果。

【技术实现步骤摘要】
一种基于FPGA的图像检测装置及其检测方法


[0001]本专利技术属于集成电路
，具体涉及一种基于FPGA的图像检测装置及其检测方法。

技术介绍

[0002]图像处理技术已经渗入人们生活的方方面面，尤其在对人体图像信息进行健康度分析的领域。
[0003]现有技术中，应用于FPGA(Field Programmable Gate Array，现场可编程门阵列)图像检测方案通常对接口限制比较多，无法进行接口扩展，处理速度较低，并且价格高昂，成本高，以及对人体图像信息进行健康度分析的准确度不高。

技术实现思路

[0004]为了解决现有技术中存在的上述问题，本专利技术提供了一种基于FPGA的图像检测装置及其检测方法。本专利技术要解决的技术问题通过以下技术方案实现：
[0005]一种基于FPGA的图像检测装置，所述装置部署于FPGA,所述装置包括：一级总线、二级总线、摄像设备、存取存储器、处理器、数字紧耦合存储器、直接存储访问器、加速器、存储卡；所述处理器与所述直接存储访问器连接，还与所述一级总线连接；所述直接存储访问器与所述处理器连接，还与所述一级总线连接；所述一级总线与所述处理器、所述直接存储访问器、所述第二总线、所述数字紧耦合存储器、所述加速器连接；所述第二总线与所述摄像设备、存取存储器连接；所述加速器与所述一级总线和所述存储卡连接。
[0006]在本专利技术的一个实施例中，所述装置还包括：输入输入接口和信号灯；所述一级总线通过所述输入输出接口与所述信号灯连接。
[0007]在本专利技术的一个实施例中，所述处理器中部署有蒸馏模型。
[0008]本专利技术的有益效果：
[0009]1.本专利技术基于FPGA开发板，接口可扩展，可通过加速器大幅提高HPS层的处理能力；
[0010]2.本专利技术通过灰度化和尺度变换实现从输入层减小图像大小和深度，并通过模型蒸馏在维持精度的前提下大幅压缩网络参数；
[0011]3.本专利技术与FPGA开发板可实现较好兼容，组成部件结构简单且价格亲民，便于安装，能耗较低；
[0012]4.本专利技术极大地简化图像检测，获得目标检测结果的步骤，识别精度较高。
[0013]以下将结合附图及实施例对本专利技术做进一步详细说明。
附图说明
[0014]图1是本专利技术实施例提供的一种基于FPGA的图像检测装置结构示意图；
[0015]图2是本专利技术实施例提供的一种基于FPGA的图像检测方法流程示意图。
具体实施方式
[0016]下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。
[0017]实施例一
[0018]请参见图1，图1是本专利技术实施例提供的一种基于FPGA的图像检测装置结构示意图，所述装置部署于FPGA，所述装置包括：一级总线(AHB，Advanced High Performance Bus)、二级总线、摄像设备、存取存储器(RAM，Random Access Memory)、处理器、数字紧耦合存储器(DTCM，data Tightly Coupled Memory)、直接存储访问器(DMA，Direct Memory Access)、加速器ACC、存储卡(SD，Secure Digital)；
[0019]可选的，所述装置还部署有卷积神经网络。
[0020]所述处理器如Cortex
‑
M3的IP软核，所述处理器用于控制所述装置中的器件，根据所述卷积神经网络进行图像检测。所述FPGA如cyclone V FPGA开发板，本专利技术能够基于所述FPGA开发板搭建所述装置。
[0021]所述装置中器件之间可以通过IO(Input/Output，输入输出)外设连接。
[0022]所述加速器又称神经网络加速器。
[0023]可选的，所述处理器与所述直接存储访问器连接，还与所述一级总线连接；
[0024]可选的，所述直接存储访问器与所述处理器连接，还与所述一级总线连接；
[0025]可选的，所述一级总线与所述处理器、所述直接存储访问器、所述第二总线、所述数字紧耦合存储器、所述加速器连接；
[0026]可选的，所述第二总线与所述摄像设备、存取存储器连接；
[0027]所述摄像设备拍摄到图像时，会将图像对应的地址信息分配在二级总线上。
[0028]可选的，所述加速器与所述一级总线和所述存储卡连接。
[0029]可选的，所述装置还包括：输入输入(GPIO，General
‑
purpose input/output)接口和信号灯；所述一级总线通过所述输入输出接口与所述信号灯连接。
[0030]所述信号灯如LED(Light Emitting Diode，发光二极管)。
[0031]可选的，所述处理器中部署有蒸馏模型。
[0032]本专利技术能够根据所述蒸馏模型对存储卡中的参数信息进行压缩，并基于压缩后的参数信息对摄像设备获取的图像进行检测，以提高检测准确度。
[0033]可选的，所述装置还包括：显示设备，所述显示设备与所述二级总线连接。
[0034]所述显示设备如LCD(Liquid Crystal Display，液晶显示器)。
[0035]可选的，所述存储卡中存储有预设参数信息，所述预设参数信息包括权重信息和阈值信息。
[0036]可选的，所述装置还包括：先进先出存储器(FIFO，First Input First Output)所述加速器通过所述先进先出存储器与所述一级总线和所述存储卡连接。
[0037]可选的，所述装置还包括外围总线(APB，Advanced Peripheral Bus)。
[0038]可选的，所述外围总线对应有桥，所述外围总线通过所述桥与所述一级总线连接。
[0039]可选的，所述装置部署有中断模块。
[0040]本专利技术可以通过所述中断模块，对所述APB、DMA和加速器等进行中断操作，提高了图像检测的灵活性。
[0041]可选的，所述装置还包括开关模块。
[0042]所述开关模块如开关按键，通过所述开关按键能够控制所述装置开始进行图像检以及停止图像检测。
[0043]所述装置还包括惯性检测单元(IMU，inertial measurement unit)；
[0044]所述惯性检测单元用于检测用户是否触发所述开关模块。
[0045]可选的，所述装置还包括复位模块。
[0046]所述复位模块如看门狗模块，以防止程序跑飞。看门狗以系统时钟为基础，当控制寄存器被拉高，即看门狗被使能时，计数器开始从预先设置好的复位值开始向下计数，当计数器计数到末尾0X000的时候，会产生一个复位信号，软件端被复位。
[0047]可选的，所述装置还包括计时模块。
[0048]所述计时模块以系统时钟为基础，为系统各模块的正常运行提供时钟终端服务。...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的图像检测装置，其特征在于，所述装置部署于FPGA，所述装置包括：一级总线、二级总线、摄像设备、存取存储器、处理器、数字紧耦合存储器、直接存储访问器、加速器、存储卡；所述处理器与所述直接存储访问器连接，还与所述一级总线连接；所述直接存储访问器与所述处理器连接，还与所述一级总线连接；所述一级总线与所述处理器、所述直接存储访问器、所述第二总线、所述数字紧耦合存储器、所述加速器连接；所述第二总线与所述摄像设备、存取存储器连接；所述加速器与所述一级总线和所述存储卡连接。2.根据权利要求1所述的装置，其特征在于，所述装置还包括：输入输入接口和信号灯；所述一级总线通过所述输入输出接口与所述信号灯连接。3.根据权利要求1所述的装置，其特征在于，所述处理器中部署有蒸馏模型。4.根据权利要求1所述的装置，其特征在于，所述装置还包括：显示设备，所述显示设备与所述二级总线连接。5.权利要求1所述的装置，其特征在于，所述存储卡中存储有预设参数信息，所述预设参数信息包括权重信息和阈值信息。6.根据权利要求5所述的装置，其特征在于，所述装置还包括：先进先出存储器，所述加速器通过所述先进先出存储器与所述一级...

【专利技术属性】
技术研发人员：杨文豪，卢启军，李珂，江之行，黄旭，赵艳慧，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：