电路形式化模型简化方法及系统技术方案

本发明专利技术实施例提供一种电路形式化模型简化方法及系统，用于集成电路设计过程中的电路形式化模型简化，属于集成电路验证技术领域。所述方法包括：获取集成电路的设计信息，并基于所述设计信息进行形式化模型构建；基于所述形式化模型进行电路模型解构，获得多个电路子模块并组成子模块集；基于所述子模块集中各子模块之间的信号联动关系提取出所有存在交互影响的信号，作为交互关键信号；基于所述交互关键信号进行所有子模块重构，删除其中冗余状态，完成电路模型简化。本发明专利技术方案可以实现完全的自动化，不需要验证人员的手动操作，能够降低时间成本，提高验证精度。提高验证精度。提高验证精度。

【技术实现步骤摘要】
电路形式化模型简化方法及系统


[0001]本专利技术涉及集成电路验证
，具体地涉及一种电路形式化模型简化方法及一种电路形式化模型简化系统。

技术介绍

[0002]在现代数字电路的设计流程中，为了保证设计功能按照既定的设计规约正确的实现，必须对设计的集成电路进行验证。在一个完整的集成电路开发周期内，验证步骤所占用的时间往往达到60%
‑
70%，可见验证步骤对集成电路开发来说十分重要。所以，想要提高集成电路的整体开发效率，提高集成电路验证技术是行业发展的必然需求。在现有方法中，集成电路验证十分常用的方法为形式化验证法，形式化验证法是一种基于数学推理的验证技术，能够对系统是否满足某些性质与规范进行完备地证明。其中，模型检测作为一种模型检验是一种自动化程度很高的形式化验证方法，在集成电路的设计及功能验证中起着重要的作用。
[0003]模型检测有着非常显著的缺点，就是所谓的“状态爆炸”问题。为了避免这种“状态爆炸”问题，目前常用的减少和压缩状态空间的方法主要有：符号模型检验、有界模型检测、偏序规约、抽象技术等。其中，符号模型检测是硬件模型检测领域中最有效的模型化简方法。但是符号模型检测方法需要人工设定逻辑公式中的变量顺序才能有效压缩存储空间并且能够检测的变量少；随着变量数量的增加，可能的状态数目指数增加，即便该方法可以压缩状态空间，然而状态空间依然会快速的增加，导致该方法能够检测的变量数量少。在规模相对较小的芯片中，状态较少，可以有效地压缩状态空间，加速形式化验证。然而当芯片的规模不断增大到一定量级，形式化验证便会受到限制。同时，基于符号模型检测的模型化简方法人工参与度高，自动化程度较低，难以在大规模电路中进行实际应用。针对现有技术存在的问题，需要创造一种新的电路形式化模型简化方法。

技术实现思路

[0004]本专利技术实施方式的目的是提供一种电路形式化模型简化方法及系统，以至少解决现有状态缩减方法自动化程度低和应用场景限制大的问题。
[0005]为了实现上述目的，本专利技术第一方面提供一种电路形式化模型简化方法所述方法包括：获取集成电路的设计信息，并基于所述设计信息进行形式化模型构建；基于所述形式化模型进行电路模型解构，获得多个电路子模块并组成子模块集；基于所述子模块集中各子模块之间的信号联动关系提取出所有存在交互影响的信号，作为交互关键信号；基于所述交互关键信号进行所有子模块重构，删除其中冗余状态，完成电路模型简化。
[0006]可选的，所述基于所述设计信息进行形式化模型构建，包括：基于所述设计信息获取所述集成电路EDA设计过程中的模块化设计信息；基于预设形式化方法对所述模块化设计信息进行模型构建，获得对应的形式化模型。
[0007]可选的，所述集成电路EDA设计过程中的模块化设计信息至少包括：功能设计信
息、电路设计信息、布线设计信息、版图设计信息。
[0008]可选的，所述基于所述形式化模型进行电路模型解构，获得多个电路子模块并组成子模块集，包括：基于所述集成电路EDA设计过程中的模块化设计信息中涉及的每一个电路模块作为一个电路子模块；整合所有电路子模块，获得子模块集。
[0009]可选的，所述基于所述形式化模型进行电路模型解构，获得多个电路子模块并组成子模块集，包括：对比各电路模块之间存在的通信链路数量信息与对应的断点阈值信息；若两个电路模块之间的通信链路数量信息大于所述断点阈值信息，则在该两个电路模块之间设置断点，该断点为两个子模块之间的连接点；若两个电路模块之间的通信链路数量信息小于所述断点阈值信息，则将该两个电路模块进行合并后再合并到同一个子模块中；遍历所有电路模块，获得N个断点，并对应获得N+1个子模块；基于该N+1个子模块获得子模块集。
[0010]可选的，所述存在交互影响的信号为控制链路上的控制流性质数据或子模块之间存在依赖关系的交互数据。
[0011]可选的，所述基于所述交互关键信号进行所有子模块重构，删除其中冗余状态，完成电路模型简化，包括：根据所述交互关键信号进行各子模块中信号流转路径模拟；基于所述模拟结果识别运行过程中不会出现的状态；将所述不会出现的状态作为冗余状态，将所有冗余状态进行删除，仅保留与所述交互关键信号相关的状态；基于缩减后的状态完成电路模型简化。
[0012]本专利技术第二方面提供一种电路形式化模型简化系统，所述系统包括：采集单元，用于获取集成电路的设计信息；模型构建单元，用于基于所述设计信息进行形式化模型构建；处理单元，用于：基于所述形式化模型进行电路模型解构，获得多个电路子模块并组成子模块集；基于所述子模块集中各子模块之间的信号联动关系提取出所有存在交互影响的信号，作为交互关键信号；简化单元，用于基于所述交互关键信号进行所有子模块重构，删除其中冗余状态，完成电路模型简化。
[0013]可选的，所述模型构建单元还用于：基于所述设计信息获取所述集成电路EDA设计过程中的模块化设计信息；基于预设形式化方法对所述模块化设计信息进行模型构建，获得对应的形式化模型。
[0014]可选的，所述集成电路EDA设计过程中的模块化设计信息至少包括：功能设计信息、电路设计信息、布线设计信息、版图设计信息。
[0015]可选的，所述处理单元还用于：基于所述集成电路EDA设计过程中的模块化设计信息中涉及的每一个电路模块作为一个电路子模块；整合所有电路子模块，获得子模块集。
[0016]可选的，所述处理单元还用于：对比各电路模块之间存在的通信链路数量信息与对应的断点阈值信息；若两个电路模块之间的通信链路数量信息大于所述断点阈值信息，则在该两个电路模块之间设置断点，该断点为两个子模块之间的连接点；若两个电路模块之间的通信链路数量信息小于所述断点阈值信息，则将该两个电路模块进行合并后再合并到同一个子模块中；遍历所有电路模块，获得N个断点，并对应获得N+1个子模块；基于该N+1个子模块获得子模块集。
[0017]可选的，所述存在交互影响的信号为控制链路上的控制流性质数据或子模块之间存在依赖关系的交互数据。
[0018]可选的，所述基于所述交互关键信号进行所有子模块重构，删除其中冗余状态，完成电路模型简化，包括：根据所述交互关键信号进行各子模块中信号流转路径模拟；基于所述模拟结果识别运行过程中不会出现的状态；将所述不会出现的状态作为冗余状态，将所有冗余状态进行删除，仅保留与所述交互关键信号相关的状态；基于缩减后的状态完成电路模型简化。
[0019]另一方面，本专利技术提供一种计算机可读储存介质，该计算机可读存储介质上储存有指令，其在计算机上运行时使得计算机执行上述的电路形式化模型简化方法。
[0020]通过上述技术方案，本专利技术方案从电路的模块化结构入手对大规模的状态空间模型进行拆分，进而实现状态模型的化简与压缩。基于关键交互信息的子模块重构，分析并提取电路子模块之间信号的控制流与数据依赖关系，并以关键交互信号为桥梁进行模型重构，降低整体电路状态模型的规模。本专利技术方案可以实现完全的自动化本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路形式化模型简化方法，其特征在于，所述方法包括：获取集成电路的设计信息，并基于所述设计信息进行形式化模型构建；基于所述形式化模型进行电路模型解构，获得多个电路子模块并组成子模块集；基于所述子模块集中各子模块之间的信号联动关系提取出所有存在交互影响的信号，作为交互关键信号；基于所述交互关键信号进行所有子模块重构，删除其中冗余状态，完成电路模型简化。2.根据权利要求1所述的方法，其特征在于，所述基于所述设计信息进行形式化模型构建，包括：基于所述设计信息获取集成电路EDA设计过程中的模块化设计信息；基于预设形式化方法对所述模块化设计信息进行模型构建，获得对应的形式化模型。3.根据权利要求2所述的方法，其特征在于，所述集成电路EDA设计过程中的模块化设计信息至少包括：功能设计信息、电路设计信息、布线设计信息、版图设计信息。4.根据权利要求3所述的方法，其特征在于，所述基于所述形式化模型进行电路模型解构，获得多个电路子模块并组成子模块集，包括：基于集成电路EDA设计过程中的模块化设计信息中涉及的每一个电路模块作为一个电路子模块；整合所有电路子模块，获得子模块集。5.根据权利要求3所述的方法，其特征在于，所述基于所述形式化模型进行电路模型解构，获得多个电路子模块并组成子模块集，包括：对比各电路模块之间存在的通信链路数量信息与对应的断点阈值信息；若两个电路模块之间的通信链路数量信息大于所述断点阈值信息，则在该两个电路模块之间设置断点，该断点为两个子模块之间的连接点；若两个电路模块之间的通信链路数量信息小于所述断点阈值信息，则将该两个电路模块进行合并后再合并到同一个子模块中；遍历所有电路模块，获得N个断点，并对应获得N+1个子模块；基于该N+1个子模块获得子模块集。6.根据权利要求1所述的方法，其特征在于，所述存在交互影响的信号为控制链路上的控制流性质数据或子模块之间存在依赖关系的交互数据。7.根据权利要求1所述的方法，其特征在于，所述基于所述交互关键信号进行所有子模块重构，删除其中冗余状态，完成电路模型简化，包括：根据所述交互关键信号进行各子模块中信号流转路径模拟；基于模拟结果识别运行过程中不会出现的状态；将所述不会出现的状态作为冗余状态，将所有冗余状态进行删除，仅保留与所述交互关键信号相关的状态；基于缩减后的状态完成电路模型简化。8.一种电路形式化模型简化系统，其特征在于，所述系统包括：采集单元，用于...

【专利技术属性】
技术研发人员：刘亮，赵毅强，张茜歌，张启智，李雷，陈琦，姜义初，
申请(专利权)人：天津大学，
类型：发明
国别省市：