运算处理装置和运算处理方法制造方法及图纸

公开了运算处理装置和运算处理方法。一种运算处理装置，包括：请求发出单元，其被配置成发出针对存储器的访问请求；以及存储体，每个存储体包括：包括第一项的第一缓存区域；包括第二项的第二缓存区域；控制单元；以及确定单元，其针对每个存储体确定缓存命中或缓存未命中，其中，控制单元执行：响应于从请求发出单元同时接收的访问请求引起缓存未命中，将通过访问请求分别从存储设备读取的数据存储在第一项之一和第二项之一中；以及响应于从请求发出单元同时接收的访问请求在第一缓存区域和第二缓存区域中引起缓存命中，将保存在第一项和第二项中的数据输出给访问请求的每个发出者。第二项中的数据输出给访问请求的每个发出者。第二项中的数据输出给访问请求的每个发出者。

【技术实现步骤摘要】
运算处理装置和运算处理方法


[0001]本文讨论的实施方式涉及运算处理装置和运算处理方法。

技术介绍

[0002]运算处理装置例如中央处理单元(CPU)中提供的缓存或CPU与主存储器之间布置的缓存保存存储在主存储器中的数据的一部分。然后，在缓存保存从CPU发出的访问请求的目标数据(缓存命中，cache hit)的情况下，缓存将缓存中保存的数据传输到CPU，而不向主存储器发出访问请求。结果，数据访问效率提高并且CPU处理性能提高。
[0003]例如，具有包括多个缓存存储体的缓存和多个CPU的系统根据包括在访问请求中的缓存存储体地址确定要使用的缓存存储体，从而避免了CPU的缓存存储体冲突。此外，在从多个CPU接收到针对缓存存储体的访问请求的情况下，根据分配给CPU的优先级改变数据输出顺序。
[0004]在包括多个缓存存储体并接收来自多个任务的访问请求的缓存中，为每个任务分配缓存存储体以避免任务的缓存存储体冲突。
[0005]相关技术的示例包括如下：日本公开特许公报第2004
‑
46643号；以及日本公开特许公报第10
‑
88349号。

技术实现思路

[0006]技术问题
[0007]然而，在将缓存存储体分配给发出访问请求的例如CPU的每个请求发出单元或任务的情况下，缓存的电路规模会增加。此外，由于访问请求的发出频率根据任务等而不同，因此每个缓存存储体中的存储区域的使用率可能不同，并且整个缓存中的存储区域的使用率可能降低。同时，在缓存存储体由多个请求发出单元共享的情况下，当针对缓存存储体的访问请求冲突时，具有较低优先级的访问请求的数据读取延迟变长。结果，CPU、任务等的处理效率降低。
[0008]在一个方面，实施方式的目的是即使在同时接收来自多个访问请求单元的访问请求的情况下，也在不发生访问冲突的情况下输出数据。
[0009]问题的解决方案
[0010]根据实施方式的方面，提供了一种运算处理装置，包括：多个请求发出单元，每个请求发出单元发出针对存储设备的访问请求；以及多个存储体，每个存储体包括：第一缓存区域，其包括能够保存从存储设备读取的数据的多个第一项(entry)；包括多个第二项的第二缓存区域；缓存控制单元；以及命中未命中确定单元，其基于从多个请求发出单元中的每一个发出的访问请求，针对多个存储体中的每个存储体确定缓存命中或缓存未命中，其中，缓存控制单元被配置成：响应于从多个请求发出单元同时接收的多个访问请求引起缓存未命中，将响应于多个访问请求分别从存储设备读取的数据存储在第一项之一和第二项之一中；以及响应于从多个请求发出单元同时接收的多个访问请求在第一缓存区域和第二缓存
区域中引起缓存命中，将发生缓存命中的第一项和第二项中保存的数据输出给多个访问请求的发出者中的每个发出者。
[0011]本专利技术的目的和优点将通过所要求保护的技术方案中特别指出的元素和组合来实现和获得。
[0012]应当理解，前面的总体描述和下面的详细描述都是示例性的和说明性的，并且不限制本专利技术。
[0013]专利技术的有益效果
[0014]即使在从多个访问请求单元同时接收访问请求的情况下，也可以输出数据而不发生访问冲突。
附图说明
[0015]图1是示出根据实施方式的示例性运算处理装置的框图；
[0016]图2是示出图1中的L1数据缓存的子数据阵列和子数据阵列缓存的示例性配置的框图；
[0017]图3是示出图1中的存储体BK#0的示例性配置的框图；
[0018]图4是示出图3中的优先级确定逻辑的示例性操作的流程图；
[0019]图5的A至C是示出图1的运算处理装置的示例性操作的说明图；
[0020]图6是示出要在图形计算等中使用的示例性稀疏矩阵计算的说明图；
[0021]图7的A至E是示出另一运算处理装置的示例性操作的说明图；
[0022]图8是示出根据另一实施方式的运算处理装置中的示例性L1数据缓存的框图；
[0023]图9是示出图8的L1数据缓存的示例性存储体布置的说明图；
[0024]图10是示出从L1数据缓存到数据开关的示例性布线的说明图；
[0025]图11的A和B是示出根据另一实施方式的运算处理装置的示例性操作的说明图；
[0026]图12的C和D是示出跟随图11的A和B中的操作的操作的图；
[0027]图13是示出图11的A至图12的D中示出的运算处理装置的示例性操作的流程图；
[0028]图14的A至E是示出另一运算处理装置的示例性操作的说明图；
[0029]图15是示出图14的A至E中示出的另一运算处理装置的示例性操作的流程图；
[0030]图16是示出图11的A至图12的D中示出的运算处理装置与图14的A至E中示出的另一运算处理装置之间的访问效率的比较示例的说明图；以及
[0031]图17是示出根据另一实施方式的运算处理装置中的示例性L1数据缓存的框图。
具体实施方式
[0032]在下文中，将参考附图描述实施方式。
[0033]图1示出了根据实施方式的示例性运算处理装置。例如，图1示出的运算处理装置100是诸如CPU的处理器，其具有使用单指令多数据(SIMD)运算指令并行执行多个积和运算等的功能。例如，通过使用运算处理装置100，可以执行要在图形计算等中使用的稀疏矩阵向量乘法(SpMV)。
[0034]运算处理装置100包括CPU核110、数据开关31、地址开关32和L1数据缓存40。CPU核110包括指令提取单元12、指令解码单元13、指令发布控制单元14、运算单元15、寄存器文件
16和加载/存储单元20。
[0035]加载/存储单元20包括多个地址生成单元(AGU)21。L1数据缓存40包括16个存储体50(BK#0到BK#15)。在下文中，每个存储体50也可以称为存储体BK。每个存储体BK包括缓存控制单元51、标记阵列52、子数据阵列53(SDA#0到SDA#15)和子数据阵列缓存54(SDAC#0到SDAC#15)。
[0036]指令提取单元12基于由程序计数器生成的地址或分支地址，从存储被保存在较低缓存或主存储器中的指令的一部分的指令缓存11提取指令，并将提取的指令输出到指令解码单元13。指令解码单元13顺序地对从指令提取单元12接收的指令进行解码，并将通过解码获得的指令数据依次输出到指令发布控制单元14。
[0037]指令发布控制单元14包括例如保留站，并且具有按照被指令解码单元13解码的顺序保存指令数据的多个项(未示出)。指令发布控制单元14以可执行顺序(乱序)将保存在项中的指令数据输出到运算单元15。
[0038]运算单元15包括存储器地址发生器、定点计算元件、浮点计算元件等(未示出)。存储器地址发生器基于加载指令或存储指令向加载/存储单元20发出访问请求。访问请求包括指示访问类型(加载或存储)本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种运算处理装置，包括：多个请求发出单元，所述多个请求发出单元中的每个请求发出单元发出针对存储设备的访问请求；以及多个存储体，所述多个存储体中的每个存储体包括：第一缓存区域，包括能够保存从所述存储设备读取的数据的多个第一项；第二缓存区域，包括多个第二项；缓存控制单元；以及命中未命中确定单元，所述命中未命中确定单元基于从所述多个请求发出单元中的每一个发出的所述访问请求，针对所述多个存储体中的每个存储体确定缓存命中或缓存未命中，其中所述缓存控制单元被配置成：响应于从所述多个请求发出单元同时接收的多个访问请求引起缓存未命中，将响应于所述多个访问请求分别从所述存储设备读取的数据存储在所述第一项之一和所述第二项之一中；以及响应于从所述多个请求发出单元同时接收的所述多个访问请求在所述第一缓存区域和所述第二缓存区域中引起缓存命中，将发生缓存命中的所述第一项和所述第二项中保存的数据输出给所述多个访问请求的发出者中的每个发出者。2.根据权利要求1所述的运算处理装置，其中在具有相同地址的多个同时接收的访问请求引起缓存未命中的情况下，所述缓存控制单元将响应于所述多个访问请求从所述存储设备读取的公共数据存储在所述第一项之一和所述第二项之一中的每一个项中。3.根据权利要求1所述的运算处理装置，还包括：选择器，选择如下数据之一：从所述多个存储体中彼此相邻的两个存储体中的一个存储体的所述第一缓存区域输出的数据；以及从所述两个存储体中的另一个存储体的所述第二缓存区域输出的数据；以及数据线，将由所述选择器选择的数据输出给所述访问请求的发出者。4.根据权利要求1所述的运算处理装置，其中在具有不同地址的多个同时接收的访问请求引起缓存未命中的情况下，所述缓存控制单元向所述存储设备顺序地发出引起缓存未命中的所述多个访问请求，顺序地接收从所述存储设备读取的数据，以及将接收到的数据存储在所述第一项之一和所述第二项之一中的每一个项中。5.根据权利要求1所述的运算处理装置，其中所述缓存控制单元被配置成：包括优先级确定单元，所述优先级确定单元确定从所述多个请求发出单元同时接收的所述多个访问请求的优先级；将与由所述优先级确定单元确定的优先级最高的所述访问请求对应的数据存储在所述第一项中；以及将与由所述优先级确定单元确定的优先级第二高的所述访问请求对应的数据存储在所述第二项中。6.根据权利要求5所...

【专利技术属性】
技术研发人员：依田胜洋，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：