低成本高精度时钟驱动电路制造技术

本实用新型专利技术实施例公开了一种低成本高精度时钟驱动电路，包括时钟单元及外接后级负载的时钟分路单元，时钟单元为有源晶振，所述时钟分路单元连接有源晶振的输出端；所述时钟分路单元由隔直电容和落地负载电容组成；隔直电容一端连接有源晶振的输出端，另一端外接后级负载和落地负载电容的一端；落地负载电容另一端接地。本实用新型专利技术既能保证被驱动的各接收处理器系统时钟频率一致，又极大降低物料成本和功耗，优化整机或模组的设计尺寸，提高产品竞争力。争力。争力。

【技术实现步骤摘要】
低成本高精度时钟驱动电路


[0001]本技术涉及GNSS时钟驱动
，尤其涉及一种低成本高精度时钟驱动电路。

技术介绍

[0002]有源晶振一般分为普通晶体振荡器(SPXO)、温度补偿晶体振荡器(TCXO)、压控晶体振荡器(VCXO)和恒温晶体振荡器(OCXO)。有源温补晶振(TCXO)即温度补偿晶体振荡器，在温度高度依赖诉求的高精度时序电路中，占据首要作用，它通过内部基准电压搭配热敏器件组成补偿网络，补偿网络输出温度变化的反向补偿电压，进一步地去驱动变容二极管间接改变晶振的负载电容，以抵消晶振随温度变化所产生的频率偏移。
[0003]不同的产品和应用领域，对晶振的温度需求不同，晶振的温度规格划分为消费级、工业级和车规级，温度范围在
‑
40℃~105℃之间，在高低温极端条件下，晶振标称频率频偏将达到几十ppm，这时不足以满足准确度与精度极高要求的应用，尤其是导航、雷达、无线电通信、卫星通信领域等。
[0004]在某些电子控制系统中，往往几个系统芯片同时参与运算，时钟同步直接决定信息传输的准确性和可靠性。尤其在多系统多频超高精度GNSS应用中，不同场景，不同信号强度，不同芯片所接收卫星的时序都会影响定位解算的同步流程，解决的办法是采用同一颗时钟驱动多个卫星接收芯片，同时满足时钟精度和时钟相位同步。
[0005]在传统的多系统多频超高精度GNSS时钟驱动技术中，由同一颗MEMS硅晶振单端输出时钟，同时分配给四个接收处理芯片，如图1和图2。而采用这种电路面临如下的问题：
>[0006]1）采用MEMS硅晶振，成本是有源TCXO晶振的30~40倍，长期以来价格居高不下，导致整机或模组的成本无竞争优势；
[0007]2）MEMS硅晶振同类产品很少，且尺寸大，不适合集成度更高更小的的模块化产品；
[0008]3）硅晶振同类产品相互间封装不兼容,替换难度大；
[0009]4）MEMS硅晶产品的功耗一般是有源TCXO晶振的25倍。

技术实现思路

[0010]本技术实施例所要解决的技术问题在于，提供一种低成本高精度时钟驱动电路，以使被驱动的各接收处理器系统时钟频率一致，同时降低成本和功耗。
[0011]为了解决上述技术问题，本技术实施例提出了一种低成本高精度时钟驱动电路，包括时钟单元及外接后级负载的时钟分路单元，时钟单元为有源晶振，所述时钟分路单元连接有源晶振的输出端；所述时钟分路单元由隔直电容和落地负载电容组成；隔直电容一端连接有源晶振的输出端，另一端外接后级负载和落地负载电容的一端；落地负载电容另一端接地。
[0012]进一步地，所述时钟分路单元有一组或多组。
[0013]进一步地，所述有源晶振为有源TCXO晶振。
[0014]进一步地，所述有源晶振采用型号为X1G005371002216或TXC 7L26002009的有源TCXO晶振。
[0015]进一步地，还包括磁珠FB1，有源晶振的电源输入端通过磁珠FB1外接电源。
[0016]进一步地，还包括去耦电容，有源晶振的电源输入端通过去耦电容接地。
[0017]本技术的有益效果为：
[0018]1）本技术满足GNSS接收处理器在工业级环境下的频偏、频漂和时钟同步要求；
[0019]2）本技术的器件少，物料成本低，实现了技术降本；
[0020]3）本技术的电路采用常规尺寸的有源晶振，封装兼容性好，物料可选性广；
[0021]4）本技术采用的有源晶振工作电流在2mA以内，不到MEMS硅晶振功耗的5%，适合于低功耗应用。
附图说明
[0022]图1是传统MEMS硅晶振时钟驱动电路架构图。
[0023]图2是传统MEMS硅晶振时钟驱动电路图。
[0024]图3是本技术实施例的低成本高精度时钟驱动电路架构图。
[0025]图4是本技术实施例的低成本高精度时钟驱动电路图。
[0026]图5是本技术实施例的时钟频偏、频漂实验数据图。
具体实施方式
[0027]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互结合，下面结合附图和具体实施例对本技术作进一步详细说明。
[0028]本技术实施例中若有方向性指示（诸如上、下、左、右、前、后
……
）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
[0029]另外，在本技术中若涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
[0030]请参照图3～图4，本技术实施例的低成本高精度时钟驱动电路包括时钟单元及外接后级负载的时钟分路单元。后级负载即图3中的时钟驱动单元。
[0031]时钟单元为有源晶振，所述时钟分路单元连接有源晶振的输出端。所述时钟分路单元由隔直电容和落地负载电容组成；隔直电容一端连接有源晶振的输出端，另一端外接后级负载和落地负载电容的一端；落地负载电容另一端接地。
[0032]作为一种实施方式，所述时钟分路单元有一组或多组。图3和图4中展示本技术一拖四驱动方案，也可改成一拖二或者一拖三方案，只需省略相应支路的隔直电容和落地负载电容。
[0033]作为一种实施方式，所述有源晶振为有源TCXO晶振。本技术实现了卫星导航
内有源TCXO晶振替换MEMS硅晶振。本技术提高了电路中关键器件的兼容性，降低设计门槛和成本。
[0034]作为一种实施方式，所述有源晶振采用型号为X1G005371002216或TXC 7L26002009的有源TCXO晶振。即有源晶振有2个备选型号可选，分别是爱普生X1G005371002216和TXC 7L26002009。
[0035]作为一种实施方式，低成本高精度时钟驱动电路还包括磁珠FB1，有源晶振的电源输入端通过磁珠FB1外接电源。具体实施时，磁珠FB1也可以被省略。
[0036]作为一种实施方式，低成本高精度时钟驱动电路还包括去耦电容，有源晶振的电源输入端通过去耦电容接地。如图4所述，有源晶振的电源输入端放置至少一个标配电容C1=0.1uF去耦电容，预留串联磁珠FB1，对策EMC设计，减少电源对晶振输出频率的影响，可根据实验情况选型和更换磁珠的型号。
[0037]图4所示为本技术一拖四驱动方案的实施例，有源晶振的输出端串联隔直电容C2、C3、C4、C5，分别驱动四路接收处理器，隔直电容阻断晶振输出信号的直流成分，适配不同工作电压的接收处理器，同时对四路时钟信号起到隔离作用。
[0038]每一条支路到接收处理器管脚的长度严格按等长布线，保证时钟传输的相位一致。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低成本高精度时钟驱动电路，包括时钟单元及外接后级负载的时钟分路单元，其特征在于，时钟单元为有源晶振，所述时钟分路单元连接有源晶振的输出端；所述时钟分路单元由隔直电容和落地负载电容组成；隔直电容一端连接有源晶振的输出端，另一端外接后级负载和落地负载电容的一端；落地负载电容另一端接地。2.如权利要求1所述的低成本高精度时钟驱动电路，其特征在于，所述时钟分路单元有一组或多组。3.如权利要求1所述的低成本高精度时钟驱动电路，其特征在于，所...

【专利技术属性】
技术研发人员：林国允，占兆昕，王志强，刘亚婷，
申请(专利权)人：深圳华大北斗科技股份有限公司，
类型：新型
国别省市：