【技术实现步骤摘要】
矩阵乘法计算单元、加速单元、计算系统和相关方法
[0001]本申请实施例涉及芯片
，尤其涉及一种矩阵乘法计算单元、加速单元、计算系统和相关方法。
技术介绍
[0002]神经网络的稀疏化操作能够有效减小数据的带宽与存储，并提高计算的能效。相对于神经网络的非结构化稀疏，神经网络的结构化稀疏可以更有效地降低电路设计中的取数逻辑和计算逻辑的复杂度，但是并非所有的神经网络都适用于稀疏化操作，因为稀疏化操作会降低神经网络的精度。
[0003]目前，专用的深度学习处理器基于所运行的神经网络进行开发和设计。
[0004]然而，某些应用场景下，专用的深度学习处理器需要运行不同的神经网络，一部分神经网络具有稀疏化操作的需求，而另外的神经网络没有稀疏化操作的需求，但是深度学习处理器中的计算单元针对特定申请网络进行开发和设计，使得计算单元无法同时满足结构化稀疏神经网络和稠密神经网络的运算逻辑，导致计算单元的适用性较差。
技术实现思路
[0005]有鉴于此，本申请实施例提供一种矩阵乘法计算单元、加速单元、计算系统...
【技术保护点】
【技术特征摘要】
1.一种矩阵乘法计算单元，包括：控制子单元和运算子单元；所述控制子单元，用于根据接收到的控制信号在稠密运算模式或稀疏运算模式下运行，其中，在所述稠密运算模式下，选择第一矩阵中的数据作为第一输入数据发送给所述运算子单元，并选择非稀疏化的第二矩阵中的数据作为第二输入数据发送给所述运算子单元，在所述稀疏运算模式下，选择第三矩阵中的数据作为第一输入数据发送给所述运算子单元，并选择稀疏化后的第四矩阵中的数据作为第二输入数据发送给所述运算子单元；所述运算子单元，用于根据接收到的第一输入数据和第二输入数据进行矩阵乘法运算，并输出运算结果。2.根据权利要求1所述的矩阵乘法计算单元，其中，所述运算子单元包括m个乘法器和m个累加器，m为大于或等于2的正整数，每个所述乘法器与一个所述累加器相连接，且不同的所述乘法器与不同的所述累加器相连接；所述乘法器，用于计算接收到第一输入数据和第二输入数据的乘积，并将所述乘积发送给相连接的所述累加器；所述累加器，用于对接收到的所述乘积进行累加求和。3.根据权利要求2所述的矩阵乘法计算单元，其中，所述控制子单元包括：一个第一选择器、m个第二选择器和一个第三选择器，所述第一选择器分别与各所述第二选择器相连接，每个所述第二选择器与一个所述乘法器相连接，且不同的所述第二选择器与不同的所述乘法器相连接，所述第三选择器分别与各所述乘法器相连接；所述第一选择器，用于在每个运算周期，依次从所述第一矩阵中选择一个元素分别发送给每个所述第二选择器；所述第二选择器，用于在所述稠密运算模式下，将所述第一选择器发送的元素作为第一输入数据发送给相连接的所述乘法器；所述第三选择器，用于在每个运算周期，从所述第二矩阵中选择与所述第一选择器所选择元素相对应的q个元素作为第二输入数据，并将q个第二输入数据依次分发给q个乘法器，q为小于或等于m的正整数。4.根据权利要求3所述的矩阵乘法计算单元，其中，所述控制子单元还包括：一个第四选择器、一个第五选择器和m个第六选择器，所述第四选择器分别与各所述第六选择器相连接，所述第五选择器分别与各所述第六选择器相连接，每个所述第六选择器与一个所述第二选择器相连接，且不同的所述第六选择器与不同的所述第二选择器相连接；所述第三选择器，用于在每个运算周期，从所述第四矩阵中选择q个元素作为第二输入数据，并将q个第二输入数据依次分发给q个所述乘法器；所述第四选择器，用于在每个运算周期，选择与所述第三选择器选择的q个元素相对应的q个索引值，并将所述q个索引值分发给q个所述第六选择器，所述索引值用于指示所述第四矩阵中相应元素在稀疏化之前矩阵中的位置；所述第五选择器，用于从所述第三矩阵中选择n个元素分别发送给每个所述第六选择器，n为小于m的正整数；所述第六选择器，用于在每个运算周期，从接收到的所述n个元素中选择在所述第...
【专利技术属性】
技术研发人员：范虎，刘涛，
申请(专利权)人：平头哥杭州半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。