放电电路、主板及电子设备制造技术

本申请提供的放电电路、主板及电子设备，该放电电路应用于主板，放电电路中包括：用于接收控制信号的控制电路、负载电路、以及至少一个第一可控元件；负载电路的第一端用于与电源转换电路的第一端连接，负载电路的第二端与第一可控元件的第一端连接；第一可控元件的第二端接地；控制电路的第一端与第一可控元件的第三端用于并联至电源转换电路的第二端上；控制电路的第二端接地；在控制电路接收到低电平的控制信号时，控制电路关断，以使电源转换电路输出的第一供电信号传输至第一可控元件的第三端之后第一可控元件导通，负载电路通过第一可控元件放电，避免了主板关机后又立刻开机时由于主板所需的放电时间较长而导致主板无法正常启动的现象。法正常启动的现象。法正常启动的现象。

【技术实现步骤摘要】
放电电路、主板及电子设备


[0001]本申请涉及电子
，尤其涉及一种放电电路、主板及电子设备。

技术介绍

[0002]在电子设备中，通常设置有主板，并基于主板来实现对电子设备中的信号的传输以及处理。
[0003]在一些应用场景中，当用户控制主板停止工作时，原本用于向主板供电的母线电压信号的电压值会一直降低，直到降低至主板所需的工作电压值以下。若在母线电压信号的电压值下降且还未降低至工作电压值的过程中，用户又控制主板开始工作，此时，主板上的负载会由于母线电压信号的电压值较低而处于欠压保护状态，进而导致主板无法正常启动。
[0004]因此，为了避免主板放电时间较长而导致在控制主板停止工作后又立马控制主板开始工作时，主板无法正常启动的现象，如何降低母线电压信号的放电耗时是一种急需解决的问题。

技术实现思路

[0005]本申请提供的放电电路、主板及电子设备，用于解决相关技术中主板放电时间较长而导致的主板无法正常启动的问题。
[0006]第一方面，本申请提供的一种放电电路，应用于主板，所述放电电路包括：用于接收控制信号的控制电路、负载电路、以及至少一个第一可控元件；
[0007]所述负载电路的第一端用于与电源转换电路的第一端连接，所述负载电路的第二端与所述第一可控元件的第一端连接；所述第一可控元件的第二端接地；
[0008]所述控制电路的第一端与所述第一可控元件的第三端，用于并联至所述电源转换电路的第二端上；所述控制电路的第二端接地；
[0009]在所述控制电路接收到低电平的控制信号时，所述控制电路关断，以使所述电源转换电路输出的第一供电信号传输至所述第一可控元件的第三端之后所述第一可控元件导通，所述负载电路通过所述第一可控元件放电。
[0010]在一种可能的实现方式中，所述负载电路包括至少一个负载单元，所述负载单元包括并联的第一电阻元件和第二电阻元件；
[0011]其中，所述第一电阻元件的第一端用于与所述电源转换电路的第一端连接，所述第一电阻元件的第二端与所述第一可控元件的第一端连接；所述第二电阻元件的第一端用于与所述电源转换电路的第一端连接，所述第二电阻元件的第二端与所述第一可控元件的第一端连接。
[0012]在一种可能的实现方式中，所述第一可控元件为第一金属
‑
氧化层半导体场效晶体管；
[0013]其中，所述第一金属
‑
氧化层半导体场效晶体管的漏极作为所述第一可控元件的
第一端与所述负载电路的第二端连接，所述第一金属
‑
氧化层半导体场效晶体管的源极作为所述第一可控元件的第二端接地；所述第一金属
‑
氧化层半导体场效晶体管的栅极作为所述第一可控元件的第三端，与所述控制电路的第一端并联连接至所述电源转换电路的第二端。
[0014]在一种可能的实现方式中，所述第一金属
‑
氧化层半导体场效晶体管为N型金属
‑
氧化层半导体场效晶体管。
[0015]在一种可能的实现方式中，所述控制电路，包括：第二可控元件；
[0016]其中，所述第二可控元件的第一端与所述第一可控元件的第三端用于并联至所述电源转换电路的第二端上，所述第二可控元件的第二端接地；若所述第二可控元件接收到低电平的控制信号，则所述第二可控元件关断。
[0017]在一种可能的实现方式中，所述放电电路还包括第二限流元件；所述控制电路还包括：第一限流元件；
[0018]其中，所述第一限流元件的第一端与所述第二可控元件的第三端连接，所述第二可控元件的第一端与所述第二限流元件的第一端以及所述第一可控元件的第三端连接，所述第二限流元件的第二端用于与所述电源转换电路的第二端连接。
[0019]在一种可能的实现方式中，所述控制电路还包括：第一电容元件以及第三电阻元件；
[0020]其中，所述第一电容元件的第一端与所述第一限流元件的第二端、所述第三电阻元件的第一端以及所述第二可控元件的第三端连接；所述第一电容元件的第二端接地；所述第三电阻元件的第二端接地。
[0021]在一种可能的实现方式中，所述第二可控元件为第二金属
‑
氧化层半导体场效晶体管；
[0022]其中，所述第二金属
‑
氧化层半导体场效晶体管的漏极作为所述第二可控元件的第一端，与所述第一可控元件的第三端用于并联至所述电源转换电路的第二端上；所述第二金属
‑
氧化层半导体场效晶体管的源极作为所述第二可控元件的第二端接地。
[0023]在一种可能的实现方式中所述放电电路还包括：所述电源转换电路；其中，
[0024]若所述电源转换电路接收到低电平控制信号，则所述电源转换电路对所获取的市电信号进行降压处理后，得到所述第一供电信号；
[0025]若所述电源转换电路接收到高电平的控制信号，则所述电源转换电路对所获取的市电信号进行降压处理后，得到所述第一供电信号和用于传输至所述负载电路的第一端的第二供电信号。
[0026]在一种可能的实现方式中，在所述控制电路接收到高电平的控制信号时，所述控制电路导通，以使所述电源转换电路输出的第一供电信号通过所述控制电路接地。
[0027]第二方面，本申请提供一种主板，所述主板包括如第一方面任一项所述的放电电路。
[0028]第三方面，本申请提供一种电子设备，所述电子设备包括如第一方面任一项所述的放电电路。
[0029]本申请提供的放电电路、主板及电子设备，该放电电路应用于主板，放电电路中包括：用于接收控制信号的控制电路、负载电路、以及至少一个第一可控元件；其中，所述负载
电路的第一端用于与电源转换电路的第一端连接，所述负载电路的第二端与所述第一可控元件的第一端连接；所述第一可控元件的第二端接地；所述控制电路的第一端与所述第一可控元件的第三端用于并联至所述电源转换电路的第二端上；所述控制电路的第二端接地；在所述控制电路接收到低电平的控制信号时，所述控制电路关断，以使所述电源转换电路输出的第一供电信号传输至所述第一可控元件的第三端之后所述第一可控元件导通，所述负载电路通过所述第一可控元件放电。即与电源转换电路与负载电路连接线上的信号可以通过负载电路以及第一可控元件传输至地，以避免主板上的母线上的信号放电时间较长而导致主板关机后又立刻开机时主板无法正常启动的现象。
附图说明
[0030]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
[0031]图1为本申请一实施例提供的第一种放电电路的结构示意图；
[0032]图2为本申请又一实施例提供的第一种放电电路的电路示意图；
[0033]图3为本申请一实施例提供的第二种放电电路的电路示意图；
[0034]图4为本申请又一实施例提供的第二种放电电路的结构示意图；
[0035]图5为本申本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种放电电路，其特征在于，应用于主板，所述放电电路包括：用于接收控制信号的控制电路、负载电路、以及至少一个第一可控元件；所述负载电路的第一端用于与电源转换电路的第一端连接，所述负载电路的第二端与所述第一可控元件的第一端连接；所述第一可控元件的第二端接地；所述控制电路的第一端与所述第一可控元件的第三端，用于并联至所述电源转换电路的第二端上；所述控制电路的第二端接地；在所述控制电路接收到低电平的控制信号时，所述控制电路关断，以使所述电源转换电路输出的第一供电信号传输至所述第一可控元件的第三端之后所述第一可控元件导通，所述负载电路通过所述第一可控元件放电。2.根据权利要求1所述的放电电路，其特征在于，所述负载电路包括至少一个负载单元，所述负载单元包括并联的第一电阻元件和第二电阻元件；其中，所述第一电阻元件的第一端用于与所述电源转换电路的第一端连接，所述第一电阻元件的第二端与所述第一可控元件的第一端连接；所述第二电阻元件的第一端用于与所述电源转换电路的第一端连接，所述第二电阻元件的第二端与所述第一可控元件的第一端连接。3.根据权利要求1所述的放电电路，其特征在于，所述第一可控元件为第一金属
‑
氧化层半导体场效晶体管；其中，所述第一金属
‑
氧化层半导体场效晶体管的漏极作为所述第一可控元件的第一端与所述负载电路的第二端连接，所述第一金属
‑
氧化层半导体场效晶体管的源极作为所述第一可控元件的第二端接地；所述第一金属
‑
氧化层半导体场效晶体管的栅极作为所述第一可控元件的第三端，与所述控制电路的第一端并联连接至所述电源转换电路的第二端。4.根据权利要求3所述的放电电路，其特征在于，所述第一金属
‑
氧化层半导体场效晶体管为N型金属
‑
氧化层半导体场效晶体管。5.根据权利要求1所述的放电电路，其特征在于，所述控制电路，包括：第二可控元件；其中，所述第二可控元件的第一端与所述第一可控元件的第三端用于并联至所述电源转换电路的第二端上，所述第二可控元件的第二端接地；若所述第二可控元件接收到低...

【专利技术属性】
技术研发人员：宫旭瑞，
申请(专利权)人：龙芯中科武汉技术有限公司，
类型：新型
国别省市：