用于高速串行接口的5Gbps低压差分信号驱动电路制造技术

本发明专利技术属于集成电路技术领域，公开了一种用于高速串行接口的5Gbps低压差分信号驱动电路。该电路适用于1.8V的供电电压，输出电压在0.9V基准电压上摆动为350mV。整个电路采用40nm工艺在平台CadenceSpectre完成后仿真。设计了电压域转换的高速电平移位器，保证了LVDS的高速传输。的高速传输。的高速传输。

【技术实现步骤摘要】
用于高速串行接口的5Gbps低压差分信号驱动电路


[0001]本专利技术属于集成电路
，涉及一种用于高速串行接口的5Gbps低压差分信号驱动电路。

技术介绍

[0002]随着车联网的普及，测距传感器的作用越来越重要[1
‑
3]，其需要处理的数据量越来越大，传统接口技术已无法满足高速串行接口对高速低功耗接口电路的需求。低压差分信号(low voltage differential signaling,LVDS)电路[4]是一种高速低功耗通用接口电路，由于使用差分结构，具有优异的抗噪声干扰能力，同时LVDS的低电压摆幅使其比其他标准传输电路速率更高[5]。因此，高速串行接口电路一般采用LVDS电路结构。2014年，Tadeusz等人基于40nm工艺设计了一款可应用于X射线成像系统的LVDS收发电路，单其传输速率仅为1Gbps[6]。2018年Gianluca Traversi等人基于28nm工艺设计了一款可应用于多功能识别芯片的LVDS收发电路[7]，传输速率最高为1Gbps。2021年，周游等人设计了一种应用于CIS的高速低功耗LVDS驱动电路，传输速率为2Gbps。目前国内市面上的LVDS传输端电路中，传输速率超过2Gbps的电路较少。
[0003]部分相关
技术介绍
文献如下：
[0004][1]C.Niclass,M.Soga,H.Matsubara,et al."A 100
‑
m Range 10
‑
Frame/s 340
×/>96
‑
Pixel Time
‑
of
‑
Flight Depth Sensor in 0.18
‑
μm CMOS"in IEEE Journal of Solid
‑
State Circuits,2013,48(2):559
‑
572.
[0005][2]M.Perenzoni,D.Perenzoni,D.Stoppa."6.5A 64
×
64
‑
pixel digital silicon photomultiplier direct ToF sensor with 100Mphotons/s/pixel background rejection and imaging/altimeter mode with 0.14％precision up to 6km for spacecraft navigation and landing,"2016 IEEE International Solid
‑
State Circuits Conference(ISSCC),2016:118
‑
119.
[0006][3]A.R.Ximenes,P.Padmanabhan,M.Lee,et al."A 256
×
256 45/65nm 3D
‑
stacked SPAD
‑
based direct TOF image sensor for LiDAR applications with optical polar modulation for up to 18.6dB interference suppression,"2018 IEEE International Solid
‑
State Circuits Conference
‑
(ISSCC),2018:96
‑
98.
[0007][4]“IEEE Standard for Low
‑
Voltage Differential Signals(LVDS)for Scal
‑
able Coherent Interface(SCI),”IEEE Std 1596.3
‑
1996,1996.
[0008][5]Andrea.Boni,Andrea.Pierazzi,Davide.Vecchi,“LVDS I/O for Gb/s
‑
per
‑
Pin Operation in 0.35
‑
um CMOS,”IEEE Journal of Solid State Circuits,2001,36.
[0009][6]T.A.Drozd and P.Kmon,"Design of the ultrafast LVDS I/O interface in 40nm CMOS process,"2014 Proceedings of the 21st International Conference Mixed Design of Integrated Circuits and Systems(MIXDES),2014:200
‑
204.
[0010][7]G.Traversi,F.De Canio,V.Liberali and A.Stabile,"Characterization of an LVDS Link in 28nm CMOS for Multi
‑
Purpose Pattern Recognition,"2018 IEEE International Symposium on Circuits and Systems(ISCAS),2018:1
‑
4.

技术实现思路

[0011]有鉴于此，本专利技术的目的在于提供一种用于高速串行接口的5Gbps低压差分信号驱动电路。
[0012]本专利技术提供了一种用于高速串行接口的5Gbps低压差分信号驱动电路，包括电平移位器，预驱动电路，主驱动模块，预加重模块；LVDS传输端输入信号由上一级数据处理信号的信号电压Data_in产生，信号电压Data_in通过电平移位器转换使其适应LVDS主驱动的工作电压；主驱动模块和预加重模块具有较大的负载电容，电平移位器的输出信号无法直接驱动主驱动和预加重模块，信号需要通过预驱动电路，提高信号的驱动能力；为了达到5Gbps传输速率，预加重电路被加入主驱动电路中；输入信号从预驱动电路输出后，输入LVDS传输端主驱动，同时输入预加重电路，主驱动输出结合预加重输出，最终得到LVDS传输端输出信号LVDS_out。
[0013]进一步的，电平移位器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第一缓冲器、第二缓冲器、第一反相器、第二反相器，第一反相器、第二反相器串联，第一反相器和第二反相器输出信号分别作为电平移位器的输入信号IN、IN_B，第一PMOS管的源极、第二PMOS管的源极相连并接入电源端VDDH，第一PMOS管的漏极连接至第三PMOS管的源极，第二PMOS管的漏本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于高速串行接口的5Gbps低压差分信号驱动电路，其特征在于：包括电平移位器，预驱动电路，主驱动模块，预加重模块；LVDS传输端输入信号由上一级数据处理信号的信号电压Data_in产生，信号电压Data_in通过电平移位器转换使其适应LVDS主驱动的工作电压；主驱动模块和预加重模块具有较大的负载电容，电平移位器的输出信号无法直接驱动主驱动和预加重模块，信号需要通过预驱动电路，提高信号的驱动能力；为了达到5Gbps传输速率，预加重电路被加入主驱动电路中；输入信号从预驱动电路输出后，输入LVDS传输端主驱动，同时输入预加重电路，主驱动输出结合预加重输出，最终得到LVDS传输端输出信号LVDS_out。2.如权利要求1所述的驱动电路，其特征在于：电平移位器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第一缓冲器、第二缓冲器、第一反相器、第二反相器，第一反相器、第二...

【专利技术属性】
技术研发人员：王志亮，陈旭，
申请(专利权)人：南通大学，
类型：发明
国别省市：