包括具有降低的寄生电容的RF开关的电子电路制造技术

本公开的各实施例涉及包括具有降低的寄生电容的RF开关的电子电路。本公开涉及一种电子电路，其包括半导体衬底、与MOS晶体管相对应的射频开关，该MOS晶体管包括衬底中的掺杂半导体区、覆盖衬底的至少两个金属化层级，每个金属化层级包括绝缘层的堆叠、顶部有金属轨道的导电柱，至少两个连接元件，每个连接元件连接掺杂半导体区中的一个掺杂半导体区，并且每个连接元件由导电柱和每个金属化层级的导电轨道形成。该电子电路还包括两个连接元件之间的沟槽以及用于沟槽散热的散热器件，该沟槽完全穿过一个金属化层级的绝缘层的堆叠，并且进一步部分穿过最靠近衬底的金属化层级的绝缘层的堆叠。层的堆叠。层的堆叠。

【技术实现步骤摘要】
包括具有降低的寄生电容的RF开关的电子电路


[0001]本公开总体上涉及电子电路，并且更具体地，涉及包括RF开关的电子电路。

技术介绍

[0002]射频开关或RF开关是通过传输路径发送高频信号的器件。射频开关可以由金属氧化物半导体场效应晶体管制成，以下称为MOS晶体管。
[0003]包括RF开关的电子电路作为范例用于前端器件中，该前端器件结合了天线与接收器和/或发射器的功率放大器的至少一个混合级的之间的所有电路。这些电子电路用于各种射频产品和应用。示例包括无线系统和FM无线电系统。
[0004]期望RF开关的寄生电容和导通电阻两者最好尽可能低。

技术实现思路

[0005]一个实施例克服了包括RF开关在内的已知电子电路的全部或部分缺点。
[0006]一个实施例提供了一种电子电路，包括半导体衬底，与MOS晶体管相对应的射频开关，该MOS晶体管包括衬底中的掺杂半导体区，覆盖衬底的至少两个金属化层级，每个金属化层级包括绝缘层的堆叠，顶部有金属轨道的导电柱，至少两个连接元件各自连接掺杂半导体区中的一个掺杂半导体区，每个连接元件由每个金属化层级的导电柱和导电轨道形成，电子电路进一步包括在两个连接元件之间的沟槽以及适于将热量散发到沟槽外的散热器件，该沟槽完全穿过一个金属化层级的绝缘层的堆叠，并进一步部分地穿过最靠近衬底的金属化层级的绝缘层的堆叠。
[0007]根据一个实施例，散热器件也是一种防潮保护器件，适用于防止潮湿到达到暴露在沟槽中的绝缘层。
[0008]根据一个实施例，沟槽具有大于或等于1μm(微米)的高度。根据一个实施例，沟槽具有大于1μm的高度。
[0009]根据一个实施例，沟槽具有大于或等于100nm(纳米)的平均宽度。根据一个实施例，沟槽具有大于100nm的平均宽度。
[0010]根据一个实施例，散热器件包括覆盖沟槽的侧面的涂层。
[0011]根据一个实施例，涂层是防潮的。
[0012]根据一个实施例，涂层的厚度在10nm到500nm之间变化。
[0013]根据一个实施例，涂层由一种或多种良好导热材料制成。
[0014]根据一个实施例，涂层由氮化铝、二硫化钼、石墨烯和/或带有陶瓷颗粒的硅制成。
[0015]根据一个实施例，沟槽至少部分地被空气、气体、气体混合物或部分真空填充。
[0016]根据一个实施例，散热器件包括塞，该塞至少部分地填充沟槽。
[0017]根据一个实施例，塞是防潮的。
[0018]根据一个实施例，散热器件包括封闭沟槽的顶部的盖。
[0019]根据一个实施例，盖是防潮的。
[0020]一个实施例提供了一种系统，该系统包括天线和电子电路，如先前限定的该电子电路链接到天线。
[0021]一个实施例提供了一种电子电路的制造方法，该电子电路包括半导体衬底，与MOS晶体管相对应的射频开关，该MOS晶体管包括衬底中的掺杂半导体区，覆盖衬底的至少两个金属化层级，每个金属化层级包括绝缘层的堆叠、顶部有金属轨道的导电柱，至少两个连接元件各自连接掺杂半导体区中的一个掺杂半导体区，每个连接元件由每个金属化层级的导电柱和导电轨道形成，制造方法进一步包括形成在两个连接元件之间的沟槽，该沟槽完全穿过一个金属化层级的绝缘层的堆叠，并进一步部分地穿过最靠近衬底的金属化层级的绝缘层的堆叠，以及形成适于将热量散发到沟槽外的散热器件。
附图说明
[0022]上述特征和优点以及其他，将通过举例说明而非限制的方式给出的具体实施例，并参考附图进行详细描述，其中：
[0023]图1图示了电子电路的寄生电容，该电子电路包括射频(RF)开关；
[0024]图2部分且示意性地示出了电子电路的实施例的截面，该电子电路包括RF开关；
[0025]图3部分且示意性地示出了电子电路的另一个实施例的截面，该电子电路包括RF开关；
[0026]图4部分且示意性地示出了电子电路的另一个实施例的截面，该电子电路包括RF开关；
[0027]图5部分且示意性地示出了电子电路的另一个实施例的截面，该电子电路包括RF开关；
[0028]图6是电子器件的框图；
[0029]图7示出了用于执行第一仿真的电子电路的截面；
[0030]图8是相对于图7中所示出的电子电路的沟槽的高度和宽度的寄生电容CBEOL的降低的灰度图，该电路具有无涂层的沟槽；
[0031]图9是相对于图7中所示出的电子电路的沟槽的高度和宽度的寄生电容CBEOL的降低的灰度图，该电路具有带涂层的沟槽；
[0032]图10示出了用于执行第二仿真的电子电路的截面；
[0033]图11是图10中所示出的电子电路中的温度的灰度图，该电子电路没有沟槽；
[0034]图12是图10中所示出的电子电路中的温度的灰度图，该电子电路具有无涂层的沟槽；和
[0035]图13是图10中示出的电子电路的温度灰度图，该电子电路具有带涂层的沟槽。
具体实施方式
[0036]相似的特征在各图中用相似的附图标记表示。尤其是，在各个实施例中共同的结构和/或功能特征可以有相同的附图标记，并且可以部署相同的结构、尺寸和材料特性。
[0037]为了清楚起见，仅详细说明和描述对理解本文描述的实施例有用的步骤和元件。尤其是，没有详细描述执行带有RF开关的电子电路的电子器件，所描述的实施例与通常的应用兼容。
[0038]除非另有说明，当提及连接在一起的两个元件时，这表示直接连接，除了导体之外没有任何中间元件，并且当提及耦合在一起的两个元件时，这表示这两个元件可以连接或者它们可以通过一个或多个其他元件耦合。
[0039]在以下描述中，当提及相对位置的限定词时，诸如术语“在
……
上”、“在
……
下”、“上面的”、“下方的”、“下”、“上”等，除非对附图的方向或在正常使用位置的电子电路另有规定，否则应参考。
[0040]除非另有说明，否则表述“大约”、“大概”、“基本上”和“大约”表示在10％以内，优选在5％以内。此外，除非另有说明，这里认为术语“起绝缘作用的”和“能传导的”分别表示“电绝缘”和“导电”。
[0041]在以下描述中，当膜或层在对40℃的水的渗透性小于10
‑1g/(m2*天)时，膜或层被认为是防潮的。可根据高加速应力测试(HAST)测量透湿性，该测试可遵循标准操作JEDEC预处理程序JESD 22A113。
[0042]在以下描述中，当材料的热传导系数大于或等于140W/(m.K)时，该材料被称为良好的热血导体、或良好的热导体。
[0043]图1说图示了一些需要在电子电路概念中考虑的寄生电容，该电子电路包括由MOS晶体管制成的RF开关。图1右侧示出了电子电路10的截面，左侧示出了电子电路10的详细视图。
[0044]电子电路10包括半导体基底12，绝缘层14，该绝缘层夹在基底12和与半本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种器件，所述器件包括：半导体衬底；所述半导体衬底上的MOS晶体管；与所述MOS晶体管相对应的射频开关，所述射频开关包括：所述半导体衬底中的掺杂半导体区；所述半导体衬底上的至少两个金属化层级，每个金属化层级包括：绝缘层的堆叠；延伸穿过所述绝缘层的堆叠的导电柱；所述绝缘层的堆叠内的、并且耦合到所述导电柱的金属轨道；和至少两个连接元件，每个连接元件连接所述掺杂半导体区中的一个掺杂半导体区，每个连接元件包括所述导电柱中的一个导电柱和所述至少两个金属化层级的所述金属轨道中的一个金属轨道；所述两个连接元件之间的沟槽，所述沟槽与所述半导体衬底上的所述MOS晶体管中的第一MOS晶体管重叠，以及所述沟槽内的散热结构，所述散热结构与所述MOS晶体管中的所述第一MOS晶体管重叠，并且所述散热结构被配置为将热量散发到所述沟槽外。2.根据权利要求1所述的器件，其中：所述至少两个金属化层级的所述绝缘层的堆叠包括沿所述沟槽延伸的壁；所述散热结构在所述至少两个金属化层级的所述绝缘层的堆叠的所述壁上，所述散热结构是防潮的，并且被配置为防止潮湿通过所述沟槽到达所述绝缘层。3.根据权利要求1所述的器件，其中所述沟槽具有大于或等于1μm的高度。4.根据权利要求1所述的器件，其中所述沟槽具有大于或等于100nm的平均宽度。5.根据权利要求1所述的器件，其中所述散热结构是衬于所述沟槽的涂层。6.根据权利要求5所述的器件，其中所述散热结构是防潮的。7.根据权利要求5所述的器件，其中所述散热结构的厚度为10nm至500nm。8.根据权利要求5所述的器件，其中所述涂层由如下至少一项制成：氮化铝、二硫化钼、石墨烯、和具有陶瓷颗粒的硅。9.根据权利要求1所述的器件，其中所述沟槽至少部分地被空气、气体、气体混合物或部分真空填充。10.根据权利要求1所述的器件，所述散热器件包括塞，所述塞至少部分地填充所述沟槽。11.根据权利要求10所述的器件，其中所述塞是防潮的。12.根据权利要求1所述的器件，其中所述散热器件包括覆盖所述沟槽的盖。...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：意法半导体国际有限公司，
类型：发明
国别省市：