一种适宜于表贴式架构的高增益低副瓣相控阵天线单元制造技术

本发明专利技术提供的一种适宜于表贴式架构的高增益低副瓣相控阵天线单元，包括辐射层、馈电层、SIW背腔；所述辐射层安装在馈电层上，所述SIW背腔分别加工在辐射层和馈电层边缘；本发明专利技术通过在接地板上蚀刻“工”形耦合缝隙获得了f0±

【技术实现步骤摘要】
一种适宜于表贴式架构的高增益低副瓣相控阵天线单元


[0001]本专利技术涉及一种适宜于表贴式架构的高增益低副瓣相控阵天线单元。

技术介绍

[0002]相控阵雷达导引头具有功率密度大、电扫描快速跟踪、多目标信息提取、空时自适应信号处理(STAP)、自适应抗干扰、体积小和可靠性高等技术优势，是精确制导雷达导引头的未来发展方向。在相控阵雷达导引头中，有源相控阵天线代替了传统雷达导引头的天线、机械位标器和发射机，其天线形式、扫描方式、平台稳定及结构尺寸等方面都发生了根本性的变化。而传统相控阵雷达导引头的有源相控阵天线架构主要以砖块式或瓦片式为主，相控阵天线单元与后级的砖块式T/R组件或瓦片式T/R组件通过同轴连接器或采用微组装、微焊接等工艺进行级联而成。
[0003]采用砖块式或瓦片式有源相控阵天线架构的传统相控阵雷达导引头，除存在尺寸大、重量大等“先天”弊端外，还存在生产效率低、加工精度高、装配难度大、无法自动化或半自动化规模化生产等难以避免的工程化问题。且随着工作频率不断提高，分立器件的生产成本与测试成本不断增加，进一步限制了相控阵雷达导引头的大规模应用潜力。
[0004]为了减小天线的体积，出现了微带相控阵天线，如公开号为：CN114069219A的微带相控阵天线单元及其阵列，工作于Ka波段，在剖面高度为0.23λ0的前提下，其峰值增益仅为5dBi左右，增益过低，馈电损耗大；并且其进行5*5的矩形均匀布阵后，副瓣电平只有
‑
13.5dBi，副瓣电平低，抗干扰性能差。
专利技术内容
[0005]为解决上述技术问题，本专利技术提供了一种适宜于表贴式架构的高增益低副瓣相控阵天线单元。
[0006]本专利技术通过以下技术方案得以实现。
[0007]本专利技术提供的一种适宜于表贴式架构的高增益低副瓣相控阵天线单元，包括辐射层、馈电层、SIW背腔；所述辐射层安装在馈电层上，所述SIW背腔分别加工在辐射层和馈电层边缘；
[0008]所述辐射层包括固定在介质基板上的辐射贴片和寄生贴片,辐射贴片设置在介质基板中心，寄生贴片设置在介质基板边缘；
[0009]所述馈电层包括上馈电层和下馈电层，上馈电层上加工有耦合缝隙，下馈电层的上下两端分别加工有第一馈线和第二馈线,第一馈线和第二馈线通过垂直互联结构连接；
[0010]所述SIW背腔包括上SIW背腔和下SIW背腔，上SIW背腔和下SIW背腔均包括若干数量和直径均相同的金属过孔，上SIW背腔的金属过孔穿过辐射层和上馈电层，下SIW背腔的金属过孔穿过下馈电层中部。
[0011]所述辐射贴片为长方形，寄生贴片为环绕在辐射贴片外但不与辐射贴片接触的方形环。
[0012]所述辐射贴片的长宽分别为0.9～1.1mm、1.40～1.43mm。
[0013]所述耦合缝加工在接地板上，接地板固定在介质基板上。
[0014]所述耦合缝包括第一缝隙和两个第二缝隙,第二缝隙的中部垂直连接在第一缝隙两端。
[0015]所述第一缝隙的长宽分别为0.14～0.16mm和0.540～0.550mm，所述第二缝隙的长宽分别为0.16～0.175mm和0.08～0.09mm。
[0016]所述下馈电层包括若干交替堆叠的介质基板和接地板，且其上下两端面为介质基板，第一馈线加工在其上端面的介质基板上，第二馈线加工在其下端面的介质基板上，垂直互联结构的两端分别与第一馈线和第二馈线的一端连接，所述金属过孔未穿过下馈电层两端的介质基板。
[0017]所述第一馈线与第一缝隙垂直，第一馈线包括依次连接的第一微带线、第二微带线、第三微带线,第一微带线的一端与介质基板的边缘齐平且与垂直互联连接。
[0018]所述第一微带线、第二微带线、第三微带线的宽度依次为0.24～0.26mm、0.274～0.278mm、0.09～0.12mm，长度依次为0.670～0.675mm、0.365～0.375mm、0.18～0.19mm。
[0019]本专利技术的有益效果在于：
[0020]1、通过在接地板上蚀刻“工”形耦合缝隙获得了f0±
2.24GHz的阻抗带宽；
[0021]2、通过加载方环形寄生贴片，使天线在剖面高度仅为0.22λ0波长的前提下，天线增益提高到了7.3dBi；
[0022]3、通过加载的一系列金属过孔抑制了垂直互联过程产生的电磁泄露，降低了天线副瓣电平至
‑
18.1dBi，具备良好的抗干扰性能；
[0023]4、通过采用具有良好传输性的垂直互联结构，将相控阵天线单元与T/R芯片进行高密度集成，减少链路损耗，提高组阵后天线单元间隔离度，降低有源相控阵天线的研制成本；
[0024]5、可有效提高表贴式架构有源相控阵天线的增益与集成度，降低有源相控阵天线的副瓣电平、传输链路损耗、组阵后天线单元间隔离度及天线成本，从而提升采用表贴式有源相控阵天线的相控阵雷达导引头的探测、抗干扰性能。
附图说明
[0025]图1是本专利技术的3D爆炸结构示意图；
[0026]图2是本专利技术的剖面结构示意图；
[0027]图3是本专利技术的辐射层结构示意图；
[0028]图4是本专利技术的馈电层结构示意图；
[0029]图5是本专利技术的传输系数曲线；
[0030]图6是本专利技术的天线单元在中心频点f0处的E面方向图；
[0031]图7是本专利技术的天线单元在中心频点f0处的H面方向图；
[0032]图中：1
‑
第一介质基板，2
‑
第二介质基板，3
‑
第三介质基板，4
‑
第四介质基板，5
‑
第五介质基板，6
‑
第六介质基板，7
‑
第七介质基板，8
‑
第八介质基板，9
‑
第九介质基板，10
‑
第一接地板，11
‑
第二接地板，12
‑
第三接地板，13
‑
第四接地板，14
‑
第五接地板，15
‑
第六接地板，16
‑
第七接地板，17
‑
辐射贴片，18
‑
寄生贴片，19
‑
上SIW背腔，20
‑
第一缝隙，21
‑
第一馈
线，22
‑
下SIW背腔，23
‑
垂直互联，24
‑
第二馈线，25
‑
第二缝隙，26
‑
第一微带线，27
‑
第二微带线，28
‑
第三微带线。
具体实施方式
[0033]下面进一步描述本专利技术的技术方案，但要求保护的范围并不局限于所述。
[0034]一种适宜于表贴式架构的高增益低副瓣相控阵天线单元，包括辐射层、馈电层、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适宜于表贴式架构的高增益低副瓣相控阵天线单元，包括辐射层、馈电层、SIW背腔，其特征在于：所述辐射层安装在馈电层上，所述SIW背腔分别加工在辐射层和馈电层边缘；所述辐射层包括固定在介质基板上的辐射贴片(17)和寄生贴片(18),辐射贴片(17)设置在介质基板中心，寄生贴片(18)设置在介质基板边缘；所述馈电层包括上馈电层和下馈电层，上馈电层上加工有耦合缝隙，下馈电层的上下两端分别加工有第一馈线(21)和第二馈线(24),第一馈线(21)和第二馈线(24)通过垂直互联结构(23)连接；所述SIW背腔包括上SIW背腔和下SIW背腔，上SIW背腔和下SIW背腔均包括若干数量和直径均相同的金属过孔，上SIW背腔的金属过孔穿过辐射层和上馈电层，下SIW背腔的金属过孔穿过下馈电层中部。2.如权利要求1所述的适宜于表贴式架构的高增益低副瓣相控阵天线单元，其特征在于：所述辐射贴片(17)为长方形，寄生贴片(18)为环绕在辐射贴片(17)外但不与辐射贴片(17)接触的方形环。3.如权利要求2所述的适宜于表贴式架构的高增益低副瓣相控阵天线单元，其特征在于：所述辐射贴片(17)的长宽分别为0.9～1.1mm、1.40～1.43mm。4.如权利要求1所述的适宜于表贴式架构的高增益低副瓣相控阵天线单元，其特征在于：所述耦合缝隙蚀刻在接地板上，接地板固定在介质基板上。5.如权利要求4所述的适宜于表贴式架构的高增益低副瓣相控阵天线单元，其特征在于：所述耦合缝隙包括第一缝隙(20)和两个第二缝隙...

【专利技术属性】
技术研发人员：李朝芳，高建国，
申请(专利权)人：贵州航天电子科技有限公司，
类型：发明
国别省市：