一种基于编码的并行数字信道化器容错方法技术

本发明专利技术涉及一种基于编码的并行数字信道化器容错方法，包括下列步骤：据待保护数字信道化器数N，构建2路冗余数字信道化器，其输入为N个基本数字信道化器输入的加权和；将冗余数字信道化器输出与基本数字信道化器输出进行加权减，计算得到1路冗余信道化器与基本信道化器之间的差值以及2路冗余信道化器与基本信道化器之间的差值对与进行阈值检测，统计与中超出对应阈值的个数，并基于统计值进行一次故障检测操作；纠错模块生成恢复信号，并替代掉原本的故障输出。本的故障输出。本的故障输出。

【技术实现步骤摘要】
一种基于编码的并行数字信道化器容错方法


[0001]本专利技术涉及一种基于编码的并行数字信道化器容错方法。

技术介绍

[0002]数字信道化器在卫星通信中的应用十分广泛，其主要功能为从宽带信号中提取出窄带子信道，以此实现无线子信道之间的大规模交换。尤其是大型通信卫星平台经常基于并行数字信道化器来支持多波束和高系统容量。近年来，现场可编程门阵列(FieldProgrammable GateArray，FPGA)这一新型定制电路器件得到了迅速发展。基于SRAM工艺的FPGA (SRAM
‑
FPGA)在具有良好可编程性的同时具有成本低、密度高、可重配置的优势，这使得基于SRAM
‑
FPGA的星上大规模并行数字信道化器的高效、经济实现成为可能。
[0003]然而，卫星所在的太空中充斥着大量的太空辐射粒子，星载半导体器件极易受其影响而发生故障，导致片上信号处理系统运行出错。其中最主要的故障就是单粒子翻转(Single EventUpset,SEU)故障。此外，随着信号处理系统日趋复杂化，芯片规模越来越大，受到SEU影响的可能性也逐渐增大。因此，有必要针对星上大规模并行数字信道化器的可靠性问题研究解决方案。
[0004]传统的抗SEU容错方案为三模冗余方案，其具有3个相同的原有系统实例，并在输出末端通过多数选择器完成容错，具有实现逻辑简单、计算速度较快等优点。然而，该方案的资源开销为待保护模块的3倍以上，不适合资源有限的星载通信平台。一种有效的方法为针对待保护模块的算术特性构建专门的容错方案。本专利技术即利用并行数字信道化器的算数特性设计了一种高效容错方法。

技术实现思路

[0005]针对上述问题，本专利技术的目的是提供一种基于编码的并行数字信道化器容错方法。基于信道化器的算术特性与SEU导致的故障分析结果，设计出对应的冗余信道化器与检错、纠错模块，以实现SEU的检测与纠正。经实验证明，本专利技术可以有效地对SEU故障进行容错，且其资源开销明显小于三模冗余。为实现上述目的，本专利技术采取以下技术方案：
[0006]一种基于编码的并行数字信道化器容错方法，包括下列步骤：
[0007]1)根据待保护数字信道化器数N，构建2路冗余数字信道化器，其输入为N个基本数字信道化器输入的加权和：
[0008]第1路冗余数字信道化器的输入通过如下公式：
[0009]第2路冗余数字信道化器的输入通过如下公式：其中，x
i
为基本数字信道化器的输入，加权系数a
i
＝1，b
i
＝i，i＝1,2,
…
,N；
[0010]2)将冗余数字信道化器输出与基本数字信道化器输出进行加权减，计算得到1路冗余信道化器与基本信道化器之间的差值以及2路冗余信道化器与基本信道化器之
间的差值方法如下：
[0011]设信道化器输出支路数D，与的计算结果通过下式获得：
[0012]其中为基本数字信道化器的输出，分别为第1路与第2路冗余信道化器在支路d的输出，为SEU在第 n个信道化器的第d支路引起的故障信号，在系统未发生故障时，在系统未发生故障时，与分别为第1路与第2路冗余信道化器在支路d的定点量化噪声，d＝1,
…
,D；
[0013]3)对与进行阈值检测，统计与中超出对应阈值的个数，并基于统计值进行一次故障检测操作，方法如下：
[0014]预设与分别为与的阈值，经阈值检测后，根据与中超出对应阈值的统计值将故障检测情况分为三种：
[0015]·
且认为基本信道化器与冗余信道化器的输出保持线性关系，不存在故障信号不需要对基本信道化器输出进行恢复，并回到步骤2)；
[0016]·
且且满足或此时判断基本信道化器的输出结果正确，冗余信道化器出现故障，不需要对基本信道化器输出进行恢复，并回到步骤2)；
[0017]·
且且不满足与此时判断有一路基本信道化器的输出结果出错，为实现故障的定位与恢复，进行步骤4)的运算；
[0018]4)设定时间段T，将时间段内各个通道下同时超出阈值的与进行时空平均，分别得到与经时空平均后的均值Δ1,Δ2，并基于平均后的Δ1,Δ2对故障信道化器标号进行估计，方法如下：
[0019]Δ1,Δ2的值通过如下公式获得，公式为：其中，集合ε(j,k)代表在空间尺度上长为2D、时间尺度上宽为T的缓存矩阵中、所有同时超出阈值的与的对应坐标；
[0020]故障信道化器标号的估计值通过如下公式获得：
[0021]5)多数表决模块连续捕捉M个经由步骤4)计算得到的故障信道化器标号估计值并对此M个估计值进行多数表决，并生成恢复信号；
[0022]6)纠错模块生成恢复信号，并替代掉原本的故障输出。
[0023]进一步地，步骤5)中，在M个估计值中，若某个故障信道化器标号的估计值的出现次数大于总数的一半，则将认定为故障所在的信道化器标号。
[0024]本专利技术由于采取以上技术方案，其具有以下优点：
[0025](1)本专利技术对基于SRAM
‑
FPGA实现的并行数字信道化器整体进行保护，取代了以往针对滤波器、DFT等信道化器部分结构的容错，具有较高的实现效率。
[0026](2)本专利技术采用基于线性编码的容错方法，利用了并行数字信道化器多路输入与输出之间可以保持线行关系的特性进行容错保护，并针对定点系统的量化误差对容错算法进行了优化。
[0027](3)本专利技术可以提供高效的容错保护，可保证受保护下的信道化器输出信噪比高于20dB，满足大多数信号处理系统的需求。
[0028](4)本专利技术容错开销较小，且容错效率随着并行数字信道化器个数的增加而提升。
附图说明
[0029]图1是根据本专利技术一个实施例的基于编码的并行数字信道化器系统的容错方法流程图；
[0030]图2是根据本专利技术一个实施例的不带保护与基于编码保护下的并行数字信道化器受SEU 影响下的输出信号SNR分布
[0031]具体实施方式
[0032][0033]图1是根据本专利技术一个实施例的基于编码的并行数字信道化器系统的容错方法流程图，根据本专利技术实施例的基于编码的并行数字信道化器系统的容错方法包括以下步骤：
[0034]1)根据待保护数字信道化器数N，构建2路冗余数字信道化器，其输入为N个基本数字信道化器输入的加权和。
[0035]在本专利技术的一个实施例中，待保护数字信道化器数N＝8，信道化器输出支路数D＝8，第1路冗余数字信道化器的输入可通过如下公式获得，公式为，第2 路冗余数字信道化器的输入可通过如下公式获得，公式为，其中，x
i
为基本数字信道化器的输入，加权系数a
i
＝1，b
i
＝i，i＝1,2,
…
,N。
[0036]2)将冗余数字信道化器输出与基本数字信道化器输出进本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于编码的并行数字信道化器容错方法，包括下列步骤：1)根据待保护数字信道化器数N，构建2路冗余数字信道化器，其输入为N个基本数字信道化器输入的加权和：第1路冗余数字信道化器的输入通过如下公式：第2路冗余数字信道化器的输入通过如下公式：其中，x
i
为基本数字信道化器的输入，加权系数a
i
＝1，b
i
＝i，i＝1,2,
…
,N；2)将冗余数字信道化器输出与基本数字信道化器输出进行加权减，计算得到1路冗余信道化器与基本信道化器之间的差值以及2路冗余信道化器与基本信道化器之间的差值方法如下：设信道化器输出支路数D，与的计算结果通过下式获得：其中为基本数字信道化器的输出，分别为第1路与第2路冗余信道化器在支路d的输出，为SEU在第n个信道化器的第d支路引起的故障信号，在系统未发生故障时，在系统未发生故障时，与分别为第1路与第2路冗余信道化器在支路d的定点量化噪声，d＝1,
…
,D；3)对与进行阈值检测，统计与中超出对应阈值的个数，并基于统计值进行一次故障检测操作，方法如下：预设与分别为与的阈值，经阈值检测后，根据与中超出对应阈值的统计值将故障检测情况分为三种：
·
...

【专利技术属性】
技术研发人员：高镇，肖家俊，
申请(专利权)人：天津大学，
类型：发明
国别省市：