一种适用于级联型变换器拓扑的同步环路通信系统技术方案

本发明专利技术公开了一种适用于级联型变换器拓扑的同步环路通信系统，本发明专利技术完全基于FPGA实现通信系统，使用灵活，通信速度快，并且可以实现主从机的同步控制，并且具有故障诊断功能，可以大大减少通信接口的数量，减少通信布线的成本和工作量。成本和工作量。成本和工作量。

【技术实现步骤摘要】
一种适用于级联型变换器拓扑的同步环路通信系统


[0001]本专利技术涉及一种适用于级联型变换器拓扑的同步环路通信系统，属于工控、嵌入式领域。

技术介绍

[0002]在大功率电力电子产品中，级联型变换器是一种常用的设备和技术，变换器的阀控系统是有分布式架构的控制系统，由一个主机（阀控装置）和多个从机（功率模块）组成，它们统称为设备；在这个系统中，主机发送控制信息到各个节点，各个节点将自身的信息发送给主机，除了对基本的通信功能的要求，主机和节点之间要实现同步控制。
[0003]目前主从通信主要包括总线拓扑、点对点拓扑和环路拓扑，这些方式存在一下问题：1、总线拓扑硬件上需要考虑阻抗匹配和驱动能力，连接节点有限，软件上使用请求和应答的通信形式，只适用于速度比较慢的场合，实时性较差；2、点对点拓扑，由于采用并行通信，可以实现较高的实时性和较高的通信带宽，总线和某个节点之间的连接故障不会影响和其他节点之间的通信，但是这种拓扑对主机的资源要求很高，每个从机要对应一个单独的通信接口；3、环路拓扑，以Ethercat为例，这种网络具有通信速度快、性能高、同步性好等优点，但是这种拓扑实现很复杂，需要专用的芯片来支持，成本很高。

技术实现思路

[0004]本专利技术提供了一种适用于级联型变换器拓扑的同步环路通信系统，解决了
技术介绍
中披露的问题。
[0005]为了解决上述技术问题，本专利技术所采用的技术方案是：一种适用于级联型变换器拓扑的同步环路通信系统，包括主机和若干从机，主机和从机中均设置有通信FPGA，主机和从机的通信FPGA构成通信环路；主机的通信FPGA：接收外接设备的数据，根据数据生成不同类型的正常报文，将生成的正常报文发送至通信环路中；接收并解析通信环路中的正常报文，按照正常报文类型将解析的内容发送至相应的外接设备；接收通信环路中的故障帧报文，根据故障帧报文对环路中的故障进行诊断；从机的通信FPGA：接收通信环路中的正常报文，按照正常报文的类型，对正常报文进行相应的处理，并将处理后的正常报文发送至通信环路中；若检测到正常报文接收超时，生成故障帧报文，并将故障帧报文发送至通信环路中；若接收到故障帧报文，对故障帧报文进行相应的处理，并将处理后的故障帧报文转发至通信环路中。
[0006]主机的通信FPGA和从机的通信FPGA均采用相似的时序接收、发送报文。
[0007]正常报文的类型包括公共帧报文，公共帧报文包括帧头、中间数据和帧尾，公共帧报文的中间数据包括头部的公共ID、中部的公共信息和尾部的校验码。
[0008]从机通信FPGA对公共帧报文的处理过程包括：A1）接收到公共帧报文帧头，直接将公共帧报文帧头发送至下一个从机；A2）接收到公共ID，将接收到的公共ID作为自身的ID，在公共ID的值上加1后发送至下一个从机；A3）接收到公共信息，根据公共信息进行相应的处理，并将处理后的信息发送至下一个从机；A4）接收到校验码，对原始公共帧报文进行校验，若校验通过，生成处理后公共帧报文的新校验码，将新校验码发送至下一个从机；A5）接收到帧尾，直接将帧尾发送至下一个从机。
[0009]正常报文的类型包括控制帧报文，控制帧报文包括帧头、中间数据和帧尾，控制帧报文的中间数据包括头部的控制目标ID、中部的控制信息和尾部的校验码，控制信息包括针对所有从机的共用控制信息和针对目标从机的专用控制信息。
[0010]从机通信FPGA对控制帧报文的处理过程包括：B1）接收到控制帧报文帧头，直接将控制帧报文帧头发送至下一个从机；B2）接收到控制目标ID，保存控制目标ID，将控制目标ID发送至下一个从机；B3）接收到控制信息，保存控制信息，将控制信息发送至下一个从机；；B4）接收到校验码，将校验码发送至下一个从机，并对原始控制帧报文进行校验；若校验通过、且控制目标ID与自身ID相同，用控制信息中的专用控制信息更新自身实际的控制信息，用控制信息中的共用控制信息更新自身实际的共用控制信息；若校验通过、且控制目标ID与自身ID不相同，用控制信息中的共用控制信息更新自身实际的共用控制信息；B5）接收到帧尾，直接将帧尾发送至下一个从机。
[0011]正常报文的类型包括状态帧报文，状态帧报文包括帧头、中间数据和帧尾，状态帧报文的中间数据包括头部的状态目标ID、中部的状态信息和尾部的校验码。
[0012]从机通信FPGA对状态帧报文的处理过程包括：C1）接收到状态帧报文帧头，直接将状态帧报文帧头发送至下一个从机；C2）接收到状态目标ID，保存状态目标ID，将状态目标ID发送至下一个从机；C3）接收到状态信息，若状态目标ID与自身ID相同，用自身的状态信息替接收到的状态信息，并将自身的状态信息发送至下一个从机；C4）接收到校验码，对原始状态帧报文进行校验，若校验通过、且状态目标ID与自身ID相同，生成处理后状态帧报文的新校验码，将新校验码发送至下一个从机；C5）接收到帧尾，直接将帧尾发送至下一个从机。
[0013]故障帧报文包括帧头、中间数据和帧尾，故障帧报文的中间数据包括头部的故障源ID、中部的故障信息和尾部的校验码；故障帧报文在通信环路传输过程中，转发故障帧报文的从机通信FPGA对故障源ID进行累计处理。
[0014]主机通信FPGA根据故障帧报文对环路中的故障进行诊断，包括：主机通信FPGA根据故障帧报文中的故障源ID和从机总数，确定故障帧报文的始发
从机；根据故障帧报文的始发从机和故障信息进行故障诊断。
[0015]本专利技术所达到的有益效果：本专利技术硬件上完全基于FPGA实现，并设计了通信环路中不同报文的处理方法，实现基于FPGA的环路通信系统，通信速度快，可以实现主从机的同步控制，可以大大减少通信接口的数量，减少通信布线的成本和工作量，具体如下：1）相较于总线拓扑，环路通信的通信速度快，一般可以达到50Mbps，正常报文都是由主机发起，并且从机接收到报文之后同步处理，这些都是通过FPGA完成的，延迟固定，补偿之后可以达到很高的同步性；2）相较于点对点拓扑， 环路通信的方式主机只要1个通信接口即可连接所有从机，对主机资源要求不高；3）相对于现有的环路拓扑（一般指Ethercat），Ethercat专用于通信，而本专利技术使用FPGA，具有成本低，使用灵活的优势，而且FPGA还可以实现逻辑、控制、运算等其他功能，是Ethercat取代不了的。
附图说明
[0016]图1为本专利技术系统的拓扑连接图；图2为主机通信FPGA中的功能模块图；图3为从机通信FPGA中的功能模块图；图4为报文格式；图5为报文发送信号时序；图6为报文接收信号时序；图7为各种报文的格式；图8为正常报文发送时序；图9为节点通信状态转换图。
具体实施方式
[0017]下面结合附图对本专利技术作进一步描述。以下实施例仅用于更加清楚地说明本专利技术的技术方案，而不能以此来限制本专利技术的保护范围。
[0018]如图1所示，一种适用于级联型变换器拓扑的同步环路通信系统，包括主机和若干从机，其特征在于，主机和从机中均设置有本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于级联型变换器拓扑的同步环路通信系统，包括主机和若干从机，其特征在于，主机和从机中均设置有通信FPGA，主机和从机的通信FPGA构成通信环路；主机的通信FPGA：接收外接设备的数据，根据数据生成不同类型的正常报文，将生成的正常报文发送至通信环路中；接收并解析通信环路中的正常报文，按照正常报文类型将解析的内容发送至相应的外接设备；接收通信环路中的故障帧报文，根据故障帧报文对环路中的故障进行诊断；从机的通信FPGA：接收通信环路中的正常报文，按照正常报文的类型，对正常报文进行相应的处理，并将处理后的正常报文发送至通信环路中；若检测到正常报文接收超时，生成故障帧报文，并将故障帧报文发送至通信环路中；若接收到故障帧报文，对故障帧报文进行相应的处理，并将处理后的故障帧报文转发至通信环路中。2.根据权利要求1所述的一种适用于级联型变换器拓扑的同步环路通信系统，其特征在于，主机的通信FPGA和从机的通信FPGA均采用相似的时序接收、发送报文。3.根据权利要求1所述的一种适用于级联型变换器拓扑的同步环路通信系统，其特征在于，正常报文的类型包括公共帧报文，公共帧报文包括帧头、中间数据和帧尾，公共帧报文的中间数据包括头部的公共ID、中部的公共信息和尾部的校验码。4.根据权利要求3所述的一种适用于级联型变换器拓扑的同步环路通信系统，其特征在于，从机通信FPGA对公共帧报文的处理过程包括：A1）接收到公共帧报文帧头，直接将公共帧报文帧头发送至下一个从机；A2）接收到公共ID，将接收到的公共ID作为自身的ID，在公共ID的值上加1后发送至下一个从机；A3）接收到公共信息，根据公共信息进行相应的处理，并将处理后的信息发送至下一个从机；A4）接收到校验码，对原始公共帧报文进行校验，若校验通过，生成处理后公共帧报文的新校验码，将新校验码发送至下一个从机；A5）接收到帧尾，直接将帧尾发送至下一个从机。5.根据权利要求1所述的一种适用于级联型变换器拓扑的同步环路通信系统，其特征在于，正常报文的类型包括控制帧报文，控制帧报文包括帧头、中间数据和帧尾，控制帧报文的中间数据包括头部的控制目标ID、中部的控制信息和尾部的校验码，控制信息包括针对所有从机的共用控制信息和针对目标从机的专用控制信息。6.根据权利要求5所述的一种适用于级联型变换器拓扑的同步环路通信系统，其特征在于，从机通信FP...

【专利技术属性】
技术研发人员：董艳博，王小红，滕贤亮，梁帅奇，田安民，张青杰，孙光淼，张雪珺，马嘉远，王佳玉，祝瑞军，卢文兵，
申请(专利权)人：国电南瑞南京控制系统有限公司，
类型：发明
国别省市：