LDMOS器件、LDMOS器件制造方法及芯片技术

本发明专利技术提供一种LDMOS器件、LDMOS器件制造方法及芯片，属于芯片领域。该LDMOS器件包括：半导体衬底以及形成在半导体衬底上的源极结构、栅极结构和漏极结构；所述半导体衬底内形成有漂移区和体区，所述源极结构与体区相接，所述漏极结构与所述漂移区相接，所述栅极结构形成在所述源极结构与所述漏极结构之间；所述漏极结构包括漏极掺杂区和漏极金属，所述漏极掺杂区形成在所述漂移区内且距离半导体衬底上表面第一预设距离，所述漏极金属与所述漏极掺杂区相连；所述漏极掺杂区上方还形成有空气腔，所述空气腔环绕在所述漏极金属的四周。空气腔内填充空气介质，空气介质围绕漏极金属，降低漏端的电场，提高击穿电压。提高击穿电压。提高击穿电压。

【技术实现步骤摘要】
LDMOS器件、LDMOS器件制造方法及芯片


[0001]本专利技术涉及芯片领域，属于功率半导体芯片范畴，具体地涉及一种LDMOS器件、一种LDMOS器件制造方法以及一种芯片。

技术介绍

[0002]随着时代发展，半导体的应用领域也已从传统的工业控制、通信、计算机、消费电子扩展到了新能源、智能电网、轨道交通、汽车电子等新领域。功率半导体器件追求的是对电能的处理，要求其本身具有高耐压和大电流特性。LDMOS（Lateral Double
‑
Diffused MOSFET）作为一种横向功率器件，具有耐压高、增益大、线性度好、效率高、宽带匹配性能好等优点，如今已被广泛应用于功率集成电路中，尤其是低功耗和高频电路。
[0003]通常LDMOSFET的工作电压和电流都较大。在LDMOSFET导通时，漏端在沟道方向的电场很强，影响导通时的击穿电压BVon，同时由于大量的电子流过高电场区域，容易引起热电子效应，从而影响LDMOSFET的可靠性。

技术实现思路

[0004]本专利技术实施方式的目的是提供一种LDMOS器件、LDMOS器件制造方法及芯片，该LDMOS器件设置漏极掺杂区距离半导体衬底上表面第一预设距离，表面的电子到达漏极掺杂区时就比较发散，减少电流的集中引发碰撞电离产生热电子效应；空气腔内填充空气介质，空气介质围绕漏极金属，相当于以漏极金属作为侧面场板，降低漏端的电场，提高击穿电压。
[0005]为了实现上述目的，本专利技术第一方面提供一种LDMOS器件，包括：半导体衬底以及形成在半导体衬底上的源极结构、栅极结构和漏极结构；所述半导体衬底内形成有漂移区和体区，所述源极结构与体区相接，所述漏极结构与所述漂移区相接，所述栅极结构形成在所述源极结构与所述漏极结构之间；所述漏极结构包括漏极掺杂区和漏极金属，所述漏极掺杂区形成在所述漂移区内且距离半导体衬底上表面第一预设距离，所述漏极金属与所述漏极掺杂区相连；所述漏极掺杂区上方还形成有空气腔，所述空气腔环绕在所述漏极金属的四周。
[0006]可选的，所述LDMOS器件还包括氮化硅结构，所述氮化硅结构形成在所述漂移区内，且位于所述漏极结构与所述源极结构之间。氮化硅结构相当于栅场板，能够起调节电场的作用。
[0007]可选的，所述栅极结构包括栅氧化层和多晶硅栅；所述栅氧化层形成在所述漏极结构与所述源极结构之间，且所述栅氧化层的第一端位于漂移区上方，所述栅氧化层的第二端位于体区上方；所述多晶硅栅形成在所述栅氧化层上方；所述所述栅氧化层的第一端还位于所述氮化硅结构的上方。
[0008]可选的，所述源极结构包括源极掺杂区和源极金属，所述源极掺杂区形成在所述体区内，所述源极金属与所述源极掺杂区相连。
[0009]可选的，所述LDMOS器件还包括保护环结构；所述保护环结构包括保护环掺杂区和保护环金属，所述保护环掺杂区形成在所述半导体衬底内，所述保护环金属与所述保护环掺杂区相连。
[0010]可选的，所述LDMOS器件还包括二氧化硅层，所述二氧化硅层形成在所述半导体衬底上，所述漏极金属、源极金属以及保护环金属穿过所述二氧化硅层与对应的漏极掺杂区、源极掺杂区及保护环掺杂区相连。
[0011]可选的，所述LDMOS器件还包括浅沟槽隔离结构，所述浅沟槽隔离结构形成在所述半导体衬底内；所述浅沟槽隔离结构包括第一浅沟槽隔离结构和第二浅沟槽隔离结构，第一浅沟槽隔离结构与第二浅沟槽隔离结构分别设置在所述保护环掺杂区的两侧，所述第一浅沟槽隔离结构的一端位于所述漂移区内且与所述漏极结构相邻，所述第一浅沟槽隔离结构的另一端位于所述漂移区外。
[0012]可选的，所述LDMOS器件还包括形成在所述半导体衬底内的高压P阱和高压N阱，所述漂移区和体区形成在所述高压N阱内；所述第二浅沟槽隔离结构的一端形成在高压N阱内，所述第二浅沟槽隔离结构的另一端与所述高压P阱相邻；所述高压P阱与高压N阱之间间隔预设距离。
[0013]本专利技术第二方面提供一种LDMOS器件制造方法，所述方法用于制作所述的LDMOS器件，所述方法包括：采用离子注入工艺在半导体衬底内部形成漂移区和体区；在半导体衬底表面沉积氮化硅材料，光刻并刻蚀划定的LOCOS区对应位置处的氮化硅材料和半导体衬底，热氧化半导体衬底，形成LOCOS结构；刻蚀去除LOCOS结构，沉积氮化硅材料，研磨氮化硅材料在LOCOS结构对应位置处形成氮化硅层；在半导体衬底上方制备栅极结构；沉积二氧化硅材料，光刻并刻蚀划定的源极掺杂区和漏极掺杂区对应位置处的二氧化硅材料形成二氧化硅层，刻蚀去除漏极掺杂区对应位置处的氮化硅层；采用离子注入工艺在划定的源极掺杂区和漏极掺杂区对应位置处的半导体衬底内形成源极掺杂区和漏极掺杂区；沉积金属材料，光刻并刻蚀金属材料形成源极金属和漏极金属。
[0014]可选的，在形成漂移区和体区之前，所述方法还包括：采用离子注入工艺在半导体衬底内部形成高压P阱和高压N阱。
[0015]可选的，所述方法还包括：在半导体衬底表面沉积氮化硅材料之前，在半导体衬底上制作浅沟槽隔离结构。
[0016]可选的，所述方法还包括：采用同样的制作步骤，在形成源极掺杂区和漏极掺杂区的同时，形成保护环掺杂区；采用同样的金属材料和制作步骤，在形成源极金属和漏极金属的同时，形成保护环金属。
[0017]本专利技术第三方面提供一种芯片，所述芯片应用所述的LDMOS器件制成。
[0018]通过上述技术方案提供一种LDMOS器件、制造方法及芯片，该LDMOS器件设置漏极掺杂区距离半导体衬底上表面第一预设距离，表面的电子到达漏极掺杂区时就比较发散，
减少电流的集中引发碰撞电离产生热电子效应；空气腔内填充空气介质，空气介质围绕漏极金属，相当于以漏极金属作为侧面场板，降低漏端的电场，提高击穿电压。
[0019]本专利技术实施方式的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
[0020]附图是用来提供对本专利技术实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本专利技术实施方式，但并不构成对本专利技术实施方式的限制。在附图中：图1是本专利技术一种实施方式提供的LDMOS器件结构示意图；图2是本专利技术一种实施方式提供的LDMOS器件制造方法流程图；图3A是本专利技术实施方式提供的LDMOS器件制造方法形成高压P阱、高压N阱、漂移区和体区后的结构示意图；图3B是本专利技术实施方式提供的LDMOS器件制造方法制作浅沟槽隔离结构后的结构示意图；图3C是本专利技术实施方式提供的LDMOS器件制造方法形成LOCOS结构后的结构示意图；图3D是本专利技术实施方式提供的LDMOS器件制造方法形成氮化硅层后的结构示意图；图3E是本专利技术实施方式提供的LDMOS器件制造方法制备栅极结构后的结构示意图；图3F是本专利技术实施方式提供的LDMOS器件制造方法形成二氧化硅层且刻蚀去除漏极掺杂区对应位置处的氮化硅层后的结构示意图；图3G是本专利技术实施方式提供的LDMOS器件制造方法形成源极掺杂区和漏极掺本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种LDMOS器件，包括：半导体衬底以及形成在半导体衬底上的源极结构、栅极结构和漏极结构；所述半导体衬底内形成有漂移区和体区，所述源极结构与体区相接，所述漏极结构与所述漂移区相接，所述栅极结构形成在所述源极结构与所述漏极结构之间；其特征在于，所述漏极结构包括漏极掺杂区和漏极金属，所述漏极掺杂区形成在所述漂移区内且距离半导体衬底上表面第一预设距离，所述漏极金属与所述漏极掺杂区相连；所述漏极掺杂区上方还形成有空气腔，所述空气腔环绕在所述漏极金属的四周。2.根据权利要求1所述的LDMOS器件，其特征在于，所述LDMOS器件还包括氮化硅结构，所述氮化硅结构形成在所述漂移区内，且位于所述漏极结构与所述源极结构之间。3.根据权利要求2所述的LDMOS器件，其特征在于，所述栅极结构包括栅氧化层和多晶硅栅；所述栅氧化层形成在所述漏极结构与所述源极结构之间，且所述栅氧化层的第一端位于漂移区上方，所述栅氧化层的第二端位于体区上方；所述多晶硅栅形成在所述栅氧化层上方；所述栅氧化层的第一端还位于所述氮化硅结构的上方。4.根据权利要求1所述LDMOS器件，其特征在于，所述源极结构包括源极掺杂区和源极金属，所述源极掺杂区形成在所述体区内，所述源极金属与所述源极掺杂区相连。5.根据权利要求1所述的LDMOS器件，其特征在于，所述LDMOS器件还包括保护环结构；所述保护环结构包括保护环掺杂区和保护环金属，所述保护环掺杂区形成在所述半导体衬底内，所述保护环金属与所述保护环掺杂区相连。6.根据权利要求5所述的LDMOS器件，其特征在于，所述LDMOS器件还包括二氧化硅层，所述二氧化硅层形成在所述半导体衬底上，所述漏极金属、源极金属以及保护环金属穿过所述二氧化硅层与对应的漏极掺杂区、源极掺杂区及保护环掺杂区相连。7.根据权利要求6所述的LDMOS器件，其特征在于，所述LDMOS器件还包括浅沟槽隔离结构，所述浅沟槽隔离结构形成在所述半导体衬底内；所述浅沟槽隔离结构包括第一浅沟槽隔离结构和第二浅沟槽隔离结构，第一浅沟槽隔离结构与第二浅沟槽隔离结构分别设置在所述保护环掺杂区的两侧，所述第一浅沟槽隔离结构的一端位...

【专利技术属性】
技术研发人员：余山，赵东艳，陈燕宁，付振，刘芳，王帅鹏，王凯，吴波，邓永峰，刘倩倩，郁文，张同，
申请(专利权)人：北京智芯微电子科技有限公司，
类型：发明
国别省市：