基于第二级栅极反馈结构的超宽带共源共栅低噪声放大器制造技术

本发明专利技术属于低噪声放大器技术领域，具体提供基于第二级栅极反馈结构的超宽带共源共栅低噪声放大器，通过在芯片部分中引入第二级栅极反馈：一端连接于共栅级晶体管T2（第二级晶体管）的漏极与芯片输出端口之间，另一端连接于共栅级晶体管T2的栅极与接地电容之间；与现有第一级栅极反馈结构相比，本发明专利技术能够有效克服其以牺牲噪声系数为代价改善端口反射系数的问题；与现有第一级漏极反馈结构相比，本发明专利技术能够有效克服其对端口驻波的调节作用极其有限的问题；最终，本发明专利技术能够显著降低器件的输入端口反射系数、输出端口反射系数，增加器件的输出1dB压缩点，并且保持器件优异的噪声系数，进而实现超宽带共源共栅低噪声放大器。进而实现超宽带共源共栅低噪声放大器。进而实现超宽带共源共栅低噪声放大器。

【技术实现步骤摘要】
基于第二级栅极反馈结构的超宽带共源共栅低噪声放大器


[0001]本专利技术属于低噪声放大器
，涉及超宽带共源共栅低噪声放大器，具体提供一种基于第二级栅极反馈结构的超宽带共源共栅低噪声放大器。

技术介绍

[0002]低噪声放大器常用于射频、微波接收系统的第一级，对接收信号进行放大，故其噪声系数、带宽直接影响系统性能；随着超宽带系统的快速发展、比如电子战系统，对超宽带低噪声放大器提出了更高的要求。
[0003]共源共栅结构是一种典型的低噪声放大器结构，可以覆盖超宽带应用，其结构如图1所示，具体包括三部分：输入片外匹配、输出片外匹配、芯片部分；其中，输入片外匹配包括：电容CB1与第一级栅压馈电支路，电容CB1连接于器件输入端口与芯片输入端口之间，第一级栅压馈电支路由馈电电感LB1、并联接地的旁路滤波电容CB2与CB3构成，第一级栅压馈电支路连接于栅压端口与芯片输入端口之间；输出片外匹配包括：电容CB4与第二级漏压馈电支路，电容CB4连接于芯片输出端口于器件输出端口之间，第二级漏压馈电支路由馈电电感LB2、并联接地的旁路滤波电容CB5与CB6构成，第二级漏压馈电支路连接于漏压端口与芯片输出端口之间；芯片部分包括：共源级晶体管T1（第一级晶体管）与共栅极晶体管T2（第二级晶体管），共源级晶体管T1的栅极连接芯片输入端口，共源级晶体管T1的源极通过电感L1接地（电感L1表示金丝等效电感），共源级晶体管T1的漏极与共栅极晶体管T2的源极通过传输线TL1连接，共栅极晶体管T2的漏极通过传输线TL2与芯片输出端口连接，共栅极晶体管T2的栅极串联电阻R1与接地电容C1到地，芯片输出端口串联大电阻R2与大电阻R3到地，大电阻R2与大电阻R3的连接点连接电阻R1与接地电容C1的连接点、实现共栅极晶体管T2栅极馈电，芯片输出端口串联电阻R4与电容C2到地。
[0004]在上述共源共栅低噪声放大器结构基础上，为了进一步降低器件输入、输出端口反射系数，常常引入反馈支路；目前，常见的反馈支路为第一级栅极反馈结构与第一级漏极反馈结构，其中，第一级栅极反馈结构如图2所示，反馈支路由电阻RF1与电容CF1串联构成，反馈支路连接于芯片输出端口与共源级晶体管T1（第一级晶体管）的栅极之间，该结构能够同时改善器件输入、输出端口反射系数，但会导致器件的噪声系数明显恶化，即以牺牲噪声系数为代价改善端口反射系数；第一级漏极反馈结构如图3所示，反馈支路连接于芯片输出端口与共源级晶体管T1（第一级晶体管）的漏极之间，该结构虽然对噪声系数影响较小，但由于共栅极晶体管T2（第二级晶体管）增益小，所以对于端口驻波的调节作用也很小。

技术实现思路

[0005]本专利技术的目的在于针对上述第一级栅极反馈、第一级漏极反馈的共源共栅低噪声放大器各自存在的问题，提供一种基于第二级栅极反馈结构的超宽带共源共栅低噪声放大器；本专利技术通过在芯片部分中引入反馈支路：一端连接在共栅级晶体管T2（第二级晶体管）的漏极和芯片输出端口之间、一端连接在共栅级晶体管T2的栅极与接地电容之间，能够显
著降低器件的输入端口反射系数、输出端口反射系数，增加器件的输出1dB压缩点，并且保持器件优异的噪声系数，进而实现超宽带共源共栅低噪声放大器。
[0006]为实现上述目的，本专利技术采用的技术方案为：一种基于第二级栅极反馈结构的超宽带共源共栅低噪声放大器，包括：输入片外匹配、输出片外匹配、芯片部分；其特征在于，所述芯片部分包括：共源级晶体管T1、共栅极晶体管T2及反馈支路，所述反馈支路一端连接于共栅级晶体管T2（第二级晶体管）的漏极和芯片输出端口之间，另一端连接于共栅级晶体管T2的栅极与接地电容之间。
[0007]进一步的，所述反馈支路由电阻RF1与电容CF1串联构成。更进一步的，所述反馈支路的反馈量与电阻RF1的阻值呈负相关，电阻RF1设置为≤5000欧姆；当RF1≥5000欧姆，反馈支路可近似认为开路。
[0008]进一步的，所述芯片部分中，共源级晶体管T1的栅极连接芯片输入端口，共源级晶体管T1的源极通过电感L1接地，共源级晶体管T1的漏极与共栅极晶体管T2的源极通过传输线TL1连接，共栅极晶体管T2的漏极通过传输线TL2与芯片输出端口连接，共栅极晶体管T2的栅极串联电阻R1与接地电容C1到地，芯片输出端口串联大电阻R2与大电阻R3到地，大电阻R2与大电阻R3的连接点连接电阻R1与接地电容C1的连接点、实现共栅极晶体管T2栅极馈电，芯片输出端口串联电阻R4与电容C2到地。
[0009]进一步的，所述输入片外匹配包括：电容CB1与第一级栅压馈电支路，电容CB1连接于器件输入端口与芯片输入端口之间，第一级栅压馈电支路由馈电电感LB1、并联接地的旁路滤波电容CB2与CB3构成，第一级栅压馈电支路连接于栅压端口与芯片输入端口之间。
[0010]进一步的，所述输出片外匹配包括：电容CB4与第二级漏压馈电支路，电容CB4连接于芯片输出端口于器件输出端口之间，第二级漏压馈电支路由馈电电感LB2、并联接地的旁路滤波电容CB5与CB6构成，第二级漏压馈电支路连接于漏压端口与芯片输出端口之间。
[0011]基于上述技术方案，本专利技术的有益效果在于：本专利技术提供一种基于第二级栅极反馈结构的超宽带共源共栅低噪声放大器，通过在芯片部分中引入反馈结构：一端连接在共栅级晶体管T2（第二级晶体管）的漏极和芯片输出端口之间，一端连接在共栅级晶体管T2的栅极与接地电容之间；与现有第一级栅极反馈结构相比，本专利技术能够有效克服其以牺牲噪声系数为代价改善端口反射系数的问题，即在显著降低器件的输入端口反射系数、输出端口反射系数的同时，保持器件优异的噪声系数；与现有第一级漏极反馈结构相比，本专利技术能够有效克服其对端口驻波的调节作用极其有限的问题，即在显著降低器件的输入端口反射系数、输出端口反射系数的同时，增加输出1dB压缩点；综上，本专利技术能够显著降低器件的输入端口反射系数、输出端口反射系数，增加器件的输出1dB压缩点，并且保持器件优异的噪声系数，进而实现超宽带共源共栅低噪声放大器。
附图说明
[0012]图1为传统共源共栅低噪声放大器的结构示意图。
[0013]图2为现有基于第一级栅极反馈结构的共源共栅低噪声放大器的结构示意图。
[0014]图3为现有基于第一级漏极反馈结构的共源共栅低噪声放大器的结构示意图。
[0015]图4为本专利技术基于第二级栅极反馈结构的共源共栅低噪声放大器的结构示意图。
[0016]图5为传统共源共栅低噪声放大器的等效电路图。
[0017]图6为现有基于第一级栅极反馈结构的共源共栅低噪声放大器的等效电路图。
[0018]图7为现有基于第一级漏极反馈结构的共源共栅低噪声放大器的等效电路图。
[0019]图8为本专利技术基于第二级栅极反馈结构的共源共栅低噪声放大器的等效电路图。
[0020]图9为本专利技术实施例与对比例1~3中共源共栅低噪声放大器的S11参数仿真结果图。
[0021]图10为本专利技术实施例与对比例1~本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于第二级栅极反馈结构的超宽带共源共栅低噪声放大器，包括：输入片外匹配、输出片外匹配、芯片部分；其特征在于，所述芯片部分包括：共源级晶体管T1、共栅极晶体管T2及反馈支路，所述反馈支路一端连接于共栅级晶体管T2的漏极与芯片输出端口之间，另一端连接于共栅级晶体管T2的栅极与接地电容之间。2.根据权利要求1所述基于第二级栅极反馈结构的超宽带共源共栅低噪声放大器，其特征在于，所述反馈支路由电阻RF1与电容CF1串联构成。3.根据权利要求2所述基于第二级栅极反馈结构的超宽带共源共栅低噪声放大器，其特征在于，所述反馈支路的反馈量与电阻RF1的阻值呈负相关，电阻RF1设置为≤5000欧姆。4.根据权利要求1所述基于第二级栅极反馈结构的超宽带共源共栅低噪声放大器，其特征在于，所述芯片部分中，共源级晶体管T1的栅极连接芯片输入端口，共源级晶体管T1的源极通过电感L1接地，共源级晶体管T1的漏极与共栅极晶体管T2的源极通过传输线TL1连接，共栅极晶体管T2的漏极通过传输线TL2与芯片输出端口连接，共栅极...

【专利技术属性】
技术研发人员：陈阳，方恒，孙文杰，赖娴，延波，张勇，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：