基于PCIE接口进行接口扩展的电路板的CPU功耗控制方法、存储介质和电路板技术

本发明专利技术公开了基于PCIE接口进行接口扩展的电路板的CPU功耗控制方法、存储介质和电路板。该电路板包括CPU和PCIE接口，该PCIE接口包括至少两个PCIE子接口，CPU内置有至少两个PCIE控制器，第一个PCIE控制器连接PCIE口的第一部分PCIE子接口，第二个PCIE控制器连接PCIE接口的第二部分PCIE子接口。上述CPU功耗控制方法，包括以下步骤：A.接收用户输入的禁能控制指令，该禁能控制指令包括用于确定需禁能的PCIE控制器的禁能信息；B.根据禁能控制指令控制对应的PCIE控制器禁能。本发明专利技术所给出的电路板，若某部分PCIE子接口全部闲置，用户就可以让CPU执行功耗控制方法控制相应的PCIE控制器禁能，不发送使能信号给这部分闲置的PCIE子接口，降低CPU功耗。降低CPU功耗。降低CPU功耗。

【技术实现步骤摘要】
基于PCIE接口进行接口扩展的电路板的CPU功耗控制方法、存储介质和电路板


[0001]本专利技术涉及电路板
，尤其涉及一种基于PCIE接口进行接口扩展的电路板的CPU功耗控制方法、存储介质和电路板。

技术介绍

[0002]电路板通常需要设置多种不同类型的接口用于连接外部设备，接口通常需要设置在电路板四周边缘处以便于外部线缆插接。为了减小空间占用，电路板需尽可能地提高集成度，减小尺寸。由于电路板四周边缘的位置受到电路板尺寸的影响，若电路板尺寸过小，则无法布置所需的接口数量，由此可见，对接口数量的需求会限制电路板小型化发展。PCIE接口类型目前有四种：X16、X8、X4、X2。有些电路板需要适配多种不同类型PCIE接口的外部设备，则需要在板上分别设置多种不同类型的PCIE接口，接口数量较多，难以减小电路板尺寸。为此，业内提出了一种PCIE接口扩展方案，其通过CPU的一个PCIE控制器引出PCIE信号到X16 PCIE插槽上，然后在该X16 PCIE插槽中划分出X8、X4、X2这三种类型PCIE接口当中的一到多种，具体划分组合有：(1)2个X8 PCIE子接口；(2)4个X4 PCIE子接口；(3)1个X8 PCIE子接口和2个X4 PCIE子接口；(4)1个X8 PCIE子接口、1个X4 PCIE子接口和2个X2 PCIE子接口；等等。有时候电路板只需要用到所划分的多种PCIE子接口当中的部分PCIE子接口，剩余的PCIE子接口则会闲置。由于CPU的PCIE控制器是控制全部PCIE子接口的，CPU的PCIE控制器在发送使能信号给正在使用的PCIE子接口的同时，还会发送给闲置的PCIE子接口，但实际上闲置的PCIE子接口不需要使能信号，此情况下CPU就产生了无谓的功耗。

技术实现思路

[0003]本专利技术所要解决的技术问题是提供一种基于PCIE接口进行接口扩展的电路板的CPU功耗控制方法、存储有被执行时实现该方法的计算机程序的计算机可读存储介质以及可应用该方法的电路板，该方法能够降低闲置的PCIE子接口造成的CPU功耗。
[0004]为了解决上述技术问题，本专利技术提供了一种基于PCIE接口进行接口扩展的电路板的CPU功耗控制方法，包括由CPU执行的以下步骤：
[0005]A.接收用户输入的禁能控制指令，该禁能控制指令包括用于确定需禁能的PCIE控制器的禁能信息；
[0006]B.根据禁能控制指令控制对应的PCIE控制器禁能。
[0007]进一步地，禁能信息是闲置子接口的信息或是闲置子接口所对应的PCIE控制器的信息。
[0008]本专利技术还提供了一种计算机可读存储介质，其上存储有可执行的计算机程序，该计算机程序被CPU执行时实现如上所述的基于PCIE接口进行接口扩展的电路板的CPU功耗控制方法。
[0009]本专利技术还提供了一种基于PCIE接口进行接口扩展的电路板，包括CPU和PCIE接口，
该PCIE接口包括至少两个PCIE子接口，CPU内置有至少两个PCIE控制器，第一个PCIE控制器连接PCIE口的第一部分PCIE子接口，第二个PCIE控制器连接PCIE接口的第二部分PCIE子接口。
[0010]进一步地，包括PCIE转换模块，CPU的第二个PCIE控制器具体通过该PCIE转换模块连接PCIE口的第二部分PCIE子接口，具体地，该PCIE控制器连接该PCIE转换模块的PCIE信号输入端，该PCIE转换模块的PCIE信号输出端连接PCIE接口的第二部分PCIE子接口；所述PCIE接口还包括USB子接口，PCIE转换模块相应地具有接到该USB子接口的USB信号输出端，PCIE转换模块在上述PCIE信号输入端与该USB信号输出端之间接有PCIE转USB单元。
[0011]进一步地，采用飞腾X100套片作为所述PCIE转换模块。
[0012]进一步地，所述PCIE接口为X16 PICE插槽。
[0013]进一步地，所述PCIE子接口为X8 PCIE接口、X4 PCIE接口和X2 PCIE接口当中的一种或多种。
[0014]进一步地，所述第二个PCIE控制器具体连接PCIE接口余下全部的PCIE子接口，且/或CPU内置PCIE控制器的数量为两个。
[0015]进一步地，包括如权利要求3所述的计算机可读存储介质，该计算机可读存储介质连接所述CPU。
[0016]本专利技术所给出的电路板，其CPU通过两个PCIE控制器分别连接PCIE接口的不同PCIE子接口，若某部分PCIE子接口全部闲置，用户就可以让CPU执行上述CPU功耗控制方法控制相应的PCIE控制器禁能，不发送使能信号给这部分闲置的PCIE子接口，降低CPU功耗。
附图说明
[0017]图1是本实施例提供的基于PCIE接口进行接口扩展的电路板的结构框图。
[0018]图2是本实施例提供的X16 PCIE插槽的引脚图。
具体实施方式
[0019]以下结合具体实施方式对本专利技术创造作进一步详细说明。
[0020]基于PCIE接口进行接口扩展的电路板结构如图1所示，包括CPU FT
‑
2000/4和X16 PCIE插槽(即PCIE接口)。本实施例把X16 PCIE插槽划分成1个X8 PCIE子接口、1个X4 PCIE子接口、1个X2 PCIE子接口和1个USB子接口，故X16 PCIE插槽的信号引脚如图2所示，划分成X8 PCIE子接口引脚组1、X4 PCIE子接口引脚组2、X2 PCIE子接口引脚组3和USB子接口引脚组4。如图1所示，CPU FT
‑
2000/4内置有两个PCIE控制器，第一个PCIE控制器连接X16 PCIE插槽的X8 PCIE子接口引脚组1和X4 PCIE子接口引脚组2。该电路板还包括作为PCIE转换模块的飞腾X100套片，第二个PCIE控制器连接X100套片的PCIE信号输入端，X100套片的PCIE信号输出端连接X16 PCIE插槽的X2 PCIE子接口引脚组3。X100套片具有USB信号输出端，且在上述PCIE信号输入端与该USB信号输出端之间接有PCIE转USB单元，该USB信号输出端连接X16 PCIE插槽的USB子接口引脚组4。以上仅是本实施例给出的X16 PCIE插槽划分子接口组合的一种方式，可以改为例如划分成3个X4 PCIE子接口、1个X2 PCIE子接口和1个USB子接口，或者采用其他划分方式。
[0021]本实施例给出的电路板包括连接CPU的计算机可读存储介质(未图示)，该存储介
质中存储有可执行的计算机程序，CPU可执行该计算机程序从而实现CPU功耗控制方法，下文以实例说明上述电路板的CPU功耗控制方法的执行过程：
[0022]如图1所示，X16 PCIE插槽的X8 PCIE子接口和X4 PCIE子接口正在使用，对应的引脚组1、2分别连接对应规格的PCIE网卡，而X2 PCIE子接口和USB子接口没有连接外部设备，处于闲置状态。此情况下，X本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于PCIE接口进行接口扩展的电路板的CPU功耗控制方法，其特征是包括由CPU执行的以下步骤：A.接收用户输入的禁能控制指令，该禁能控制指令包括用于确定需禁能的PCIE控制器的禁能信息；B.根据禁能控制指令控制对应的PCIE控制器禁能。2.如权利要求1所述的基于PCIE接口进行接口扩展的电路板的CPU功耗控制方法，其特征是，禁能信息是闲置子接口的信息或是闲置子接口所对应的PCIE控制器的信息。3.一种计算机可读存储介质，其上存储有可执行的计算机程序，其特征是，该计算机程序被CPU执行时实现如权利要求1或2所述的基于PCIE接口进行接口扩展的电路板的CPU功耗控制方法。4.一种基于PCIE接口进行接口扩展的电路板，包括CPU和PCIE接口，该PCIE接口包括至少两个PCIE子接口，其特征是，CPU内置有至少两个PCIE控制器，第一个PCIE控制器连接PCIE口的第一部分PCIE子接口，第二个PCIE控制器连接PCIE接口的第二部分PCIE子接口。5.如权利要求4所述的基于PCIE接口进行接口扩展的电路板，其特征是：包括PCIE转换模块，CPU的第二个PCIE控制器具体通过该PCIE转换模块连接PCIE口的第二部分PCIE子接口，具体地，该PC...

【专利技术属性】
技术研发人员：朱兆仁，严寒亮，
申请(专利权)人：广东汉为信息技术有限公司，
类型：发明
国别省市：